数电选择题汇总(DOC 17页).doc

1、1、 ,它们的逻辑关系是（ A ）。A. B. C. D.和互为对偶式2、由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F（C）。A、AB B、C、D、3、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出 =B。 .00010000， B. 1110111 C. 111101114、引起组合逻辑电路中竟争与冒险的原因是（ D ）A、逻辑关系错； B、 干扰信号； C、电路延时； D、电源不稳定。5、时序逻辑电路中一定包含 A 。A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器6、如图时序电路的初始状态为，经过2个时钟脉冲作用后其

2、状态为。BA、 B、C、 D、 7、如果一个半导体储存器中有m位地址线，则应有（ ）个储存单元，若输出位数为n位，则其存储容量为（ ）位。( D )A：m、mn B：2m、2n C：2m、2n D：2m、 2mn8、下列哪种电路没有稳态（A ） A 多谐振荡器 B 单稳态触发器 C 基本RS触发器9施密特触发器常用于对脉冲波形的（C ）。 A延时和定时 B. 计数与寄存 C整形与变换 10、某计数器由四个触发器组成，触发器时钟脉冲及输出端、的波形如图所示，高位到低位依次是到，则该计数器是（C ）计数器。A 十二进制加法 B 十二进制减法C 十进制加法 D 十一进制加法1、A 2、C 3、B 4

3、、C 5、A 6、B 7、D 8、A 9、C 10、C1、在何种情况下，“或非”运算的结果是逻辑“0”。( D ) A全部输入为“0” B全部输入为“1” C. 任一输入为“0”，其他输入为“1” D. 任一输入为“1”2、在下列逻辑电路中，不是组合逻辑电路的是（ D ）。A. 译码器 B. 编码器 C. 全加器 D.寄存器3、逻辑数F=A+B，当变量的取值为（ C ）时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=04、时序逻辑电路中一定是含（ A ）A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器5、83线优先编码器（74LS

4、148）中，8条输入线同时有效时，优先级最高为I7线，则 输出线的状态是（ A ） A. 000 B. 010 C. 101 D. 1116、下列触发器中没有约束条件的是_D_ _。 基本触发器 主从触发器 钟控触发器 边沿触发器7、在CP作用下，欲使T触发器具有Qn+1=的功能，其T端应接（A ） A、1 B、 0 C、 D、 8、由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F（ C ）。A .AB B. C. D. 9、用n个触发器构成计数器，可得到最大计数长度是（ C ）。 A. n B. 2n C . 2n D. 2n-110、如果触发器的次态仅取决于CP（ A ）时输

5、入信号的状态，就可以克服空翻。A. 上升（下降）沿 B. 高电平 C. 低电平 D. 无法确定1、D 2、D 3、C 4、A 5、A 6、D 7、A 8、C 9、C 10、A1、，, 它们的逻辑关系是（ A ）。A. B. C. D.和互为对偶式2、由集电极开路门构成的逻辑电路如右图所示，则它所完成的逻辑功能是F（A）。A、AB B、C、D、3、可以代换下图所示组合电路的一个门电路是B。A. 与非门B. 或非门C. 与或非门 D. 异或门VCC=1AF110K4、设所给电路均为TTL电路，能实现逻辑功能的电路是（ D ）。1ENAF1=1AF1、 A B C D 5、74LS138是3线-8线

6、译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出 =B。 .00010000， B. 11101111 C. 11110111 D.100000006、引起组合逻辑电路中竟争与冒险的原因是（ D ）A、逻辑关系错； B、 干扰信号； C、电路延时； D、电源不稳定。7、时序逻辑电路中一定包含 A 。A. 触发器 B. 组合逻辑电路 C. 移位寄存器D. 译码器8、在CP作用下，欲使T触发器具有=的功能，其T端应接（ A ） A、1 B、 0 C、 D、 9、如图时序电路的初始状态为，经过两个时钟脉冲作用后其状态为（ B ）。A、 B、C、 D、 10、在同步计数器中，各触发器状

7、态改变时刻（ A ）。A、相同 B、不相同 C、与触发器有关 D、与电平相同11、下列哪种电路没有稳态（ C ） A. 基本RS触发器 B.单稳态触发器 C .多谐振荡器 D.施密特触发器12、某计数器由四个触发器组成，触发器时钟脉冲及输出端、的波形如图所示，高位到低位依次是到，则该计数器是（ C ）计数器。A 、十二进制加法 B、 十二进制减法C、 十进制加法D 、十一进制加法13、一个振荡器电路中晶振元件的标称频率是6MHz，电容为30PF，则该电路输出信号的频率是（ A ）A、6 MHZ B、2MHZ C、3MHZ D、12MHZ 14、用n个触发器构成计数器，可得到最大计数长度是（ C

8、 ）。 A. n B. 2n C . 2n D. 2n-115、将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低发生变化应选用（ D ）位的A/D转换器。A、6 B、7 C、8 D、9123456789101112131415AABDBCAABACCACD1、555定时器输出状态的改变有 A 现象，回差电压为 。A.滞回， B.滞回， C.落差， D. 落差， 2、电路为CMOS门电路，要想使,选择正确答案。 B A. 正确,错误,错误,错误 B. 错误,错误, 错误,错误C. 正确,正确,正确,错误 D. 正确,正确, 错误,错误3、 八选一数据选择器

9、组成电路如下图所示，该电路实现的逻辑函数是Y= D 。A. B. C. D. 4、二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y= C 。A、AB B、 C、 D、A+B 5、七段显示译码器是指 B 的电路。A. 将二进制代码转换成09数字 B. 将BCD码转换成七段显示字形信号 C. 将09数字转换成BCD码 D. 将七段显示字形信号转换成BCD码6、同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 B 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关C7、以下电路中,欲获得一个数字系统的时钟脉冲源,应采用_B_。AD触发器

10、B.多谐振荡器 C.单稳态触发器 D.施密特触发器8、一个T触发器，在T=1时，加上时钟脉冲，则触发器 D 。A、保持原态 B、置0 C、置1 D、翻转9、组合逻辑电路通常由 A 组合而成。A. 门电路 B. 触发器 C. 计数器 D. 寄存器10、指出下列各式中哪个是四变量、的最小项 C A、ABC；B、A+B+C+D；C、ABCD；D、A+B+D 11、最小项的逻辑相邻最小项是 A 。A. B. C. D. 12、在移位寄存器中采用并行输出比串行输出 A 。A、快 B、慢 C、一样快 D、不确定13、下图中,满足Q =Q 的触发器是_D_。14、十六路数据选择器，其地址输入端有 C 个。A

11、. 16 B. 2 C. 4 D. 815、用8421码表示的十进制数65，可以写成 C 。A65 B. 1000001BCD C. 01100101BCD D. 100000121、A 2、B 3、D 4、C 5、B6、B 7、B 8、D 9、A 10、C11、A 12、A 13、D 14、C 15、C1、函数F=AB与G=+AB（）互为对偶式互为反函数相等以上答案都不对2、函数F=AB+C+C+D+的最简与或式为（）10ABAB+3、下列电路中，不属于时序电路的是（） 移位寄存器触发器一位全加器十进制计数器4、一个二十进制译码器，规定输出为低电平有效，当输入代码DCBA=1001时其输出Y

12、0Y1Y2Y3Y4Y5Y6Y7Y8Y9（） 1111111110 0000000001 0000001001 11111101105、下列电路中，只有（）不能实现Qn+1= J QK J QK 1 CP CP 1 D QD Q CP CP 6、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其上限阈值电压与下限阈值电压为（ ） VT+=VCC，VT-=VCC VT+=VCC，VT-=VCCVT+=VCC，VT-=VCC VT+=VCC，VT-=VCC7、如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号进行编码。81632648、在10位D/A转换器中，其分

13、辨率是（） 9、下列电路中，对应于F=的逻辑电路为（） 1=11 A F F A F A F A F B B B B 10K （TTL） 1M （CMOS） 10、一个移位寄存器初态为0000，若输入始终为1，则经过4个移位脉冲后其状态为（） 00010111111011111、 2、； 3、； 4、； 5、； 6、； 7、 ； 8、； 9、； 10、； 1、555定时器输出状态的改变有 现象，回差电压为 。A.滞回， B.滞回， C.落差， D. 落差， 2、电路为CMOS门电路，要想使,选择正确答案。 A. 正确,错误,错误,错误 B. 错误,错误, 错误,错误C. 正确,正确,正确,错误

14、 D. 正确,正确, 错误,错误3、 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y= 。A. B. C. D. 4、二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y= 。A. AB B. C. D. A+B 5、七段显示译码器是指 的电路。A. 将二进制代码转换成09数字 B. 将BCD码转换成七段显示字形信号 C. 将09数字转换成BCD码 D. 将七段显示字形信号转换成BCD码6、同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关7、以下电路中,欲获得一个数字系统

15、的时钟脉冲源,应采用_。AD触发器 B.多谐振荡器 C.单稳态触发器 D.施密特触发器8、一个T触发器，在T=1时，加上时钟脉冲，则触发器 。A.保持原态 B.置0 C.置1 D.翻转9、组合逻辑电路通常由 组合而成。A. 门电路 B. 触发器 C. 计数器 D. 寄存器10、指出下列各式中哪个是四变量、的最小项 A. ABC B. A+B+C+D C. ABCD D. A+B+D 11、最小项的逻辑相邻最小项是 。A. B. C. D. 12、在移位寄存器中采用并行输出比串行输出 。A.快 B.慢 C.一样快 D.不确定13、下图中,满足Q =Q 的触发器是_。14、十六路数据选择器，其地址

16、输入端有 个。A. 16 B. 2 C. 4 D. 815、用8421码表示的十进制数65，可以写成 。A65 B. 1000001BCD C. 01100101BCD D. 10000012123456789101.函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。A111 B. 010 C. 000 D. 1013十六路数据选

17、择器的地址输入（选择控制）端有（ ）个。 A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( ) 。 A. 11111101 B. 10111

18、111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。A15B8 C7D17. 随机存取存储器具有( )功能。A.读/写 B.无读/写 C.只读 D.只写00100010100111001011101118N个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N2 D.2N9某计数器的状态转换图如右，其计数的容量为( )A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。ABQn+1说明00Qn保持010置0101置111Qn翻转A

19、Qn+1 A B. C. D. Qn+1 B11 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函数F=AB+BC，使F=1的输入ABC组合为( )AABC=000BABC=010 CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DABCYABCY0000100000111011010011010111111114四个触发器组成的环行计数器最多有( )个有效状态。 A.4 B. 6 C. 8 D. 16 123456789

20、101112131415ACCACAADBCADCDB1. 由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路为( )(a)“与”门 (b)“或”门 (c)“非”门 (d)“与非”门2. 与二进制数00100011相应的十进制数是( )。(a) 35 (b) 19 (c) 23 (d) 673. 逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是( )( a) t1(b) t2(c) t3 (d) 无4. 如图所示时序逻辑电路为（ ）。(a) 移位寄存器 （b）同步二进制加法计数器(c)异步二进制减法计数器 (d)异步二进制

21、加法计数器5. 如图所示逻辑电路为（ ）。(a) 同步二进制加法计数器 (b) 异步二进制加法计数器(c) 同步二进制减法计数器 (d) 异步二进制减法计数器6. 某时序逻辑电路的波形如图所示，由此判定该电路是（ ）。(a) 二进制计数器 (b) 十进制计数器(c) 移位寄存器 (d) 五进制计数器7. 逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后，D触发器( )。(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1” 8. 下列函数中 式是函数Z=AB+AC的最小项表达式。(a) （b）（c） （d）9.OC门组成电路如图所示，其输出函数F为 。（a）F

22、= AB + BC （b）（c）F = (A+ B)(B +C) （d） 10.在二进制译码器中，若输入有4位代码，则输出有 个信号。（a）2 （d）4 （c）8 （d）16 12345678910(b)(a)(a)(a)(b)(b)(a)(d)(b)(d)1、16位输入的二进制编码器，其输出端有()位。A. 256 B. 128 C. 4 D. 32、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出 =。 A.00010000， B. 11101111 C. 11110111 D.000010003、一个数据选择器的地址输入端有3个时，最多可以选择（

23、 ）个数据信号输出。 A、4 B、6 C、8 D、16 4、测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（ ）A、F=AB B、F=C、F= D、F=AB5、将D触发器改造成T触发器，下图所示电路中的虚线框内应是（ ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门6、请判断以下哪个电路不是时序逻辑电路（ ）。 A、译码器 B、寄存器 C、计数器 D、触发器7、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101

24、-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-100001118、下图中,满足Q =Q 的触发器是（ ）。9、在如下所示TTL电路中，能实现给定逻辑功能的电路为（ ）。 A B. C. D.10、为了将正弦波信号变换为同频率的矩形波信号，应选用（ ）A. A/D转换器； B. 施密特触发器； C.单稳态触发器； D.多谐振荡器12345678910CBCBDAADCB1、一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（）。A110 B011 C1

25、00 D0012、当JK 触发器在时钟CP作用下，欲使，则必须使（）。AJK=01 BJK=10 CJK=00 DJK=113、一个具有N个地址端的数据选择器的功能是（ ）。AN选1 B2N选1 C2N选1 D（2N1）选1 4、在如下所示TTL电路中，能实现给定逻辑功能的电路为（ ）。 A B. C. D.5、同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者 。 A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关6、组合逻辑电路通常由 组合而成。A. 门电路 B. 触发器 C. 计数器 D. 寄存器7、8位移位寄存器，串行输入时经 个脉冲后，8位

26、数码全部移入寄存器中。A.1 B.2 C.4 D.88、以下电路中常用于总线应用的是 。A.三态门 B.OC门 C. OD门 D.CMOS与非门9、为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=10、下列四个触发器中处于计数状态的是12345678910DDCCBADAAD1、八进制（273）8中，它的最高位数2 的位权为（ ）。A(128)10 B(64)10 C(256)10 D(8)102、有一个4位倒T型电阻网络的D/A转换器，设它的参考电压VREF为-10V，当输入数字量为1101时，输出电压为（ ）。A 8.125V B

27、.-10V C. 5V D.9.375V3、在如下所示TTL电路中，能实现给定逻辑功能的电路为（ ）。 A B. C. D.4、逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是( )A.t1B.t2C.t3 D.无5已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116、由集电极开路门构成的逻辑电路如右图所示，则它所完成的逻辑功能是F（）。A、AB B、C、D、7、83线优先编码器（74LS14

28、8）中，8条输入线同时有效时，优先级最高为I7线，则 输出线的状态是（ ） A. 000 B. 010 C. 101 D. 1118、共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则显示译码器输出ag应为（ ）。 A 0100100 B1100011 C 1011011 D00110119、已知某触发器的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1=A B. C. D. Qn+1 =B10、如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为（ ）。A 500KHz B200

29、KHz C 100KHz D50KHz11、以下电路中,常常用于延时、定时的电路是（ ）。AD触发器 B.多谐振荡器 C.单稳态触发器 D.施密特触发器12、有一个右移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-011113、某计数器由四个触发器组成，触发器时钟脉冲及输出端、的波形如图所示，高位到低位依次是到，则该计数器是（ C ）计数器。A 、十二进制加法 B、 十二进制减法C、 十进制加法D 、十进制减法14、将D触发器改造成T触发器，下图所示电路中的虚线框内应是（ ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门15、对电压、频率、电流等模拟量送数字电路处理之前，必须将其进行（ ）A、 D/A转换B、 A/D转换C、直接输入D、随意123456789101112131415DACACCACCDCBCDB