第5章存储器与可编程逻辑器件教学课件.ppt

1、12021/2/22ROM的分类的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。第第5章章 存储器与可编程逻辑器件存储器与可编程逻辑器件22021/2/225.1 只读存储器（只读存储器（ROM）32021/2/225.1.1 ROM的结构及工作原理的结构及工作原理1、ROM的结构的结构W0W1Wi12 nWD0 D1 Db-1 位线输出数据0 单元1 单元i 单元2n-1

2、单元存储体地址输入字线地址译码器A0A1An-1存储容量字线数位线数2nb（位）存储单元地址存储单元地址42021/2/222、ROM的工作原理的工作原理11D3 D2 D1 D0A1A0W0W1W2W31111&44位位ROM地址译码器地址译码器存储体存储体0100AAmW0111AAmW0122AAmW0133 AAmW310310330301321321220203 mmmWWWDmmWWDmmmWWWDmmWWD52021/2/22存储内容存储内容地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0

3、1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1对于给定的地址，相应一条字线输出高电平，与该字线相连接的或门输出为 1，未连接的或门输出为 0。62021/2/2211D3 D2 D1 D0A1A0W0W1W2W31111&地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=072021/2/22地 址A1 A0字 线W0 W1

4、 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=182021/2/22地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W

5、1W2W31111&A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=192021/2/22地 址A1 A0字 线W0 W1 W2 W3存 储 内 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1102021/2/22A1 A1 A0 A0 或门阵列(存储矩阵)与门阵列(地址译码器)Y3 Y2 Y1 Y0m0m1m2m

6、3ROM的简化画法的简化画法地址译码器产地址译码器产生了输入变量生了输入变量的全部最小项的全部最小项存储体实现存储体实现了有关最小了有关最小项的或运算项的或运算与与阵阵列列固固定定或或阵阵列列可可编编程程连接断开112021/2/22)13,12,11,10,9,5,4,3,1,0()15,14,12,9,7,1()15,14,13,12,11,10,7,6()13,8,4,1(4321mYmYmYmY5.1.2 ROM的应用的应用1、用、用ROM实现组合逻辑函数实现组合逻辑函数逻辑表达式逻辑表达式真值表或最真值表或最小项表达式小项表达式 1 1 CBADBCBCAYDCBBCDDABYBCA

7、CABYCBAY4321按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。122021/2/22m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15与门阵列(地址译码器)或门阵列(存储矩阵)Y1 Y2 Y3 Y4A A B B C C D D 2 2 选选择择ROM，画画阵阵列列图图132021/2/222、用、用ROM作函数运算表作函数运算表用ROM构成能实现函数yx2的运算表电路。例例设x的取值范围为015的正整数，则对应的是4位二进制正整数，用BB3B2B1B0表示。根据yx2可算出y的最大值是152225，可以用8位二进制数YY7Y6Y5Y4Y3

8、Y2Y1Y0表示。由此可列出YB2即yx2的真值表。142021/2/22输 入输 出注B3 B2 B1 B0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0十进制数0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 10

9、 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 10149162536496481100121144169196225真真值值表表152021/2/22逻逻辑辑表表达达式式)15,13,11,9,7,5,3,1(0)14,10,6,2()13,11,5,3()12,11,9,7,5,4()15,13,11,10,7,6()15,14,11,10,9,8()15,14,13,12(

10、01234567mYYmYmYmYmYmYmY162021/2/22m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15与门阵列(地址译码器)或门阵列(存储矩阵)Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0B3 B3 B2 B2 B1 B1 B0 B0阵列图阵列图172021/2/225.1.3 ROM的容量扩展的容量扩展 28 27 26 25 24 23 22 21 20 19 18 17 16 1527256(32k8)1 2 3 4 5 6 7 8 9 10 11 12 13 14VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2

11、 GNDVCC A14 A13 A8 A9 A11 OE A10 CS O7 O6 O5 O4 O3EPROM芯芯片片正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。182021/2/221、位扩展（字长的扩展）、位扩展（字长的扩展）地址总线A14A08位总线D7D08位总线D15D8CSOEA0 O0A14CS O7OEA0 O0A14CS O7OE16位数据总线D15D02725627256地

12、址线及控制线分别并联输出一个作为高8位，另一个作为低8位用两片用两片27256扩展成扩展成32k16位位EPROM192021/2/222、字扩展（字数扩展，地址码扩展）、字扩展（字数扩展，地址码扩展）用用4片片27256扩展成扩展成432k 位位EPROM地址总线 A16A0数据总线 D7D8OEA0 O0A14CS O7OEA0 O0A14CS O7OE27256(1)27256(2)A0 O0A14CS O7OE27256(3)A0 O0A14CS O7OE27256(4)A0 Y0A1 Y1 Y2ST Y3 2174LS139Y0Y1Y2Y3OE端、输出线及地址线分别并联高位地址A15

13、、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端202021/2/22本节小结只读存储器在存入数据以后，不能用简单的方法只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。在断电后仍能保持，常用于存放固定的信息。ROM由地址译码器和存储体两部分构成。地址译由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入码器

14、产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。变量的与运算；存储体实现了有关最小项的或运算。因此，因此，ROM实际上是由与门阵列和或门阵列构成的组实际上是由与门阵列和或门阵列构成的组合电路，利用合电路，利用ROM可以实现任何组合逻辑函数。可以实现任何组合逻辑函数。利用利用ROM实现组合函数的步骤：（实现组合函数的步骤：（1 1）列出函数）列出函数的真值表或写出函数的最小项表达式。（的真值表或写出函数的最小项表达式。（2 2）选择合适）选择合适的的ROMROM，画出函数的阵列图。，画出函数的阵列图。212021/2/225.2 随机存取存储器（随机存取存

15、储器（RAM）222021/2/22RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为10241位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为2564位的RAM，就是一个有256个4位寄存器的RAM。5.2.1 RAM的结构的结构232021/2/22存储矩阵地址译码

16、器读/写控制电路地址码输入片选读/写控制输入/输出由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道242021/2/22X0X1X2X318 根列选择线 Y0 Y1 Y732根行选择线容量为2564 RAM的存储矩阵存储单元1024个存储单元排成32行32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y11，X21，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。252021/2/22地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，

17、由它们共同确定欲选择的地址单元。A0A1A2A3A4X0X1X2X31A5 A6 A7Y0 Y1 Y7行译码器列 译 码 器2564 RAM存储矩阵中，256个字需要8位地址码A7A0。其中高3位A7A5用于列译码输入，低5位A4A0用于行译码输入。A7A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的字单元。000100 0 1262021/2/2224 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE

18、 OE A10 CS D7 D6 D5 D4 D3集成集成2kB8位位RAM6116写入控制端片选端输出使能端A0 A1 0：地 址 码 输 入 端，D0 D7：数 码 输 出 端。272021/2/225.2.2 RAM容量的扩展容量的扩展I/O10241RAM(0)A0 A1 A9 R/W CSI/O0I/O1I/O10241RAM(7)A0 A1 A9 R/W CSI/O7A0A1A9R/WCSI/O10241RAM(1)A0 A1 A9 R/W CS将地址线、读写线和片选线对应地并联在一起输入输出（I/O）分开使用作为字的各个位线282021/2/22A0A1A9R/WA10A11A1

19、2I/O0I/O1I/O3I/O2I/O0 I/O1 I/O2 I/O31k4RAM(7)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(1)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(0)A0 A1 A9 R/W CSY0Y1Y2Y3Y4Y5Y6 Y73 线-8 线译码器A0 A1 A2输入输出（I/O）线并联要增加的地址线A10A12与译码器的输入相连，译码器的输出分别接至8片RAM的片选控制端292021/2/22本节小结：随机存取存储器（随机存取存储器（RAM）可以在任意时刻、对）可以在任意时刻、对任意选中的存储单

20、元进行信息的存入（写入）或取出任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器（读出）操作。与只读存储器ROM相比，相比，RAM最大最大的优点是存取方便，使用灵活，既能不破坏地读出所的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。所存内容便全部丢失。RAM由存储矩阵、地址译码器、读写控制电由存储矩阵、地址译码器、读写控制电路、输入输出电路和片选控制电路等组成。实际上路、输入输出电路和片选控制电路等组成。实际上RAMRAM是由许许多多的基本寄存器组合起来构成的

21、大规是由许许多多的基本寄存器组合起来构成的大规模集成电路。模集成电路。当单片当单片RAM不能满足存储容量的要求时，可以不能满足存储容量的要求时，可以把若干片把若干片RAM联在一起，以扩展存储容量，扩展的联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。种方法相互结合来达到预期要求。302021/2/225.3 可编程逻辑器件（可编程逻辑器件（PLD）312021/2/225.3.1 PLD的基本结构的基本结构输入电路与门阵列或门阵列输入输出输入项与项或项输出电路1&1A B C DA B C

22、 DY=ACDY=A+B+CAAA(a)缓冲器画法 (b)与门画法 (c)或门画法PLD的基本结构的基本结构门电路的简化画法门电路的简化画法322021/2/22分类与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态5.3.2 PLD分类分类电可擦除E2CMOS工艺制造双极型熔丝，不可擦除OLMC(Output Logic Macro Cell)输出端具有可编程的输出宏单元，可被编程为不同的工作状态，具有不同的电路结构。典型产品有GAL16V8，GAL20V8等。可编程组态包括：不同工作模式 专用输入模式 专用输出模式 带反馈的组合输出模

23、式 时序逻辑的组合输出模式 寄存器输出模式类似于PROM，但输入不全译码输入全译码PAL具有多种不同类型的输出结构和反馈方式，可分为：专用输出结构 可编程输入输出结构 带反馈的寄存器输出结构 异或结构 算术选通反馈结构332021/2/22PLD包括：复杂可编程逻辑器件（CPLD）CPLD仍然是“与或”阵列,但其集成度更高，功能更强，引脚更多，采用的是VLSI工艺制造。现场可编程门阵列（FPGA）美国Xilinx公司产品。是一种结构不同于前面所述的基于“与或”阵列 的新型可编程逻辑器件。它采用门陈列（可编程开关）（GA）的结构形式，具有更高的集成度，更强的逻辑实现能力和更好的设计灵活性，集成度

24、可达100万门/片以上。342021/2/22352021/2/22寄存器输出结构：寄存器输出结构：输出三态缓冲（由与逻辑阵列控制）输出三态缓冲（由与逻辑阵列控制）输出信号互补反馈到与逻辑阵列中输出信号互补反馈到与逻辑阵列中用途：产生复杂的组合逻辑函数用途：产生复杂的组合逻辑函数 在输出端插入在输出端插入D触发器阵列触发器阵列状态及输出均互补反馈到与逻辑阵列中状态及输出均互补反馈到与逻辑阵列中输出三态缓冲由公共控制线控制输出三态缓冲由公共控制线控制用途：组成各类时序逻辑电路用途：组成各类时序逻辑电路362021/2/22输出逻辑宏单元（输出逻辑宏单元（OLMC）372021/2/2238202

25、1/2/225.3.3 PLA的应用的应用用用PLA实现逻辑函数的基本原理实现逻辑函数的基本原理是基于函数的最简与或表达式是基于函数的最简与或表达式CBADBCBCAYDCBBCDDABYBCACABYABCCBACBACBACBAY4321例例用PLD实现下列函数各函数已是最简392021/2/22111A B C D与阵列(可编程)或阵列(可编程)1&1111Y1 Y2 Y3 Y4阵阵列列图图402021/2/22本节小结PLD的主体是由与门和或门构成的与阵列的主体是由与门和或门构成的与阵列和或阵列，因此，可利用和或阵列，因此，可利用PLD来实现任何来实现任何组合逻辑函数，组合逻辑函数，GAL还可用于实现时序逻还可用于实现时序逻辑电路。辑电路。用用PLA实现逻辑函数的基本原理是基于函实现逻辑函数的基本原理是基于函数的最简与或表达式。用数的最简与或表达式。用PLA实现逻辑函实现逻辑函数时，首先需将函数化为最简与或式，然数时，首先需将函数化为最简与或式，然后画出后画出PLA的阵列图。的阵列图。412021/2/22谢谢！422021/2/22