-可编程逻辑器件的工作原理及应用课件.ppt

1、6.1 可编程逻辑器件可编程逻辑器件的编程原理的编程原理高效、低耗、高精度、高稳定、智能化。高效、低耗、高精度、高稳定、智能化。VLSICLSICSSICMSIC6.1.1 6.1.1 概述概述1 1、数字电路的发展与可编程器件的出现数字电路的发展与可编程器件的出现集成度：集成度：专用型：专用型：ASIC（Application Specific Integratel Circuit)通用型：通用型：54/74系列、系列、74HC系列、系列、74HCT系列等系列等随系统规模扩大：随系统规模扩大：焊点多，可靠性下降焊点多，可靠性下降功耗增加、成本升高功耗增加、成本升高占用空间扩大占用空间扩大要承

2、担设计风险、要承担设计风险、周期长、成本高周期长、成本高可编程器件可编程器件 (PLD:Programmable Logic Device）系统设计师们希望自己设计系统设计师们希望自己设计 ASICASIC芯片，缩短设计周期，芯片，缩短设计周期，能在实验室设计好后，立即投入实际应用。能在实验室设计好后，立即投入实际应用。VLSIC逻辑功能逻辑功能：n向低电压和低功耗方向发展，向低电压和低功耗方向发展，5V 3.3V 2.5V 1.8V 更低更低n向高集成度、高速度方向发展向高集成度、高速度方向发展 集成度已达到集成度已达到400万门以上万门以上n向数、模混合可编程方向发展向数、模混合可编程方向

3、发展n向内嵌多种功能模块向内嵌多种功能模块方向发展方向发展 RAM，ROM，DSP，CPU等等2 2、PLD的发展态势的发展态势PROMPROMPLAPLAPALPALGALGAL低密度可编程逻辑器件低密度可编程逻辑器件（LDPLD）EPLDEPLDCPLDCPLDFPGAFPGA高密度可编程逻辑器件高密度可编程逻辑器件（HDPLD）可编程逻辑器件可编程逻辑器件（PLD）3 3、可编程逻辑器件的分类、可编程逻辑器件的分类按集成密度划分为按集成密度划分为低密度可编程逻辑器件低密度可编程逻辑器件(LDPLD:(LDPLD:Low-Density PLDLow-Density PLD)(1)PROM

4、(Programmable ROM)20世纪世纪70年代初。年代初。与阵列固定，或阵列可编程。与阵列固定，或阵列可编程。(2)PLA(Programmable Logic Array)20世纪世纪 70年代初。年代初。与阵列、或阵列都可编程。与阵列、或阵列都可编程。(3)PAL(Programmable Array Logic)20世纪世纪70年代末年代末。与阵列可编程，或阵列固定。与阵列可编程，或阵列固定。(4)GAL(Generic Array Logic)20世纪世纪80年代初。年代初。大部分与阵列可编程，或阵列固定。大部分与阵列可编程，或阵列固定。与门与门阵列阵列或门或门阵列阵列乘积项

5、乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号 可由或阵列直接输出，构成组合输出；可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。6.1.2 PLD6.1.2 PLD的结构、表示方法的结构、表示方法1 1、PLDPLD的基本结构的基本结构输 出 或门阵列 与门阵列 输 入 B A Y Z(b)与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项互补互补输入输入(1)(1)连接的方式连接的方式 硬线连接单元硬线连接单元 被编程接通单元被编程接通单元 被编程擦除

6、单元被编程擦除单元 2 2、PLD的的逻辑符号表示方法逻辑符号表示方法(2)(2)基本门电路的表示方式基本门电路的表示方式L=A+B+C+DDA BCF1=ABC与门与门或门或门A B C DF1 AB C&L AB C1L DF1=A+B+C+D PLD中的三种与、或阵列中的三种与、或阵列 与与阵阵列列 B A L1 L0 可可编编程程 或或阵阵列列 固固定定 与阵列、或阵列与阵列、或阵列均可编程均可编程(PLA)与阵列固定，或阵与阵列固定，或阵列可编程列可编程(PROM)与阵列可编程，或与阵列可编程，或阵列固定阵列固定(PAL和和GAL等等)与阵列与阵列 B A L1 L0 可编程可编程

7、或阵列或阵列 可编程可编程 与与阵阵列列 B A L1 L0 或或阵阵列列 可可编编程程 固固定定 输出函数为最小输出函数为最小项表达式项表达式输出函数的乘积项数不输出函数的乘积项数不可变每个乘积项所含变可变每个乘积项所含变量数可变量数可变输出函数的乘积项数可变每输出函数的乘积项数可变每个乘积项所含变量数可变个乘积项所含变量数可变 熔丝编程技术熔丝编程技术是用熔丝作为开关元件，这些开关元是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝在不需要连接处将熔丝熔断，保留在器件内的熔

8、丝模式决定相应器件的逻辑功能。模式决定相应器件的逻辑功能。反熔丝编程技术反熔丝编程技术也称熔通编程技术，这类器件是用也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。模式决定了相应器件的逻辑功能。（1）熔丝）熔丝(Fuse)和反熔丝和反熔

9、丝(Anti-fuse)编程技术编程技术3 3、编程连接技术、编程连接技术n体积小，集成度高，速度高，易加密，抗干扰，耐高温n只能一次编程，在设计初期阶段不灵活 A L B C D L VCC A B C D 熔丝熔丝 PLD表示的与门表示的与门熔丝工艺的与门原理图熔丝工艺的与门原理图L=ABCVCC+(5V)R 3kW L D1 D2 D3 A B C 高电平高电平A、B、C有一个输入低电平有一个输入低电平0VA、B、C三个都输入高电平三个都输入高电平+5V5V5V0V0V5V5V低电平低电平5V5V5V5V5V5VL=ABC L VCC A B C D L VCC A B C D 熔丝图中

10、熔丝图中 L=AB 浮栅管相当于一个电子开关，如浮栅管相当于一个电子开关，如N N沟浮栅管，沟浮栅管，当浮栅中没有注入电子时，浮栅管导通；当浮栅中当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截止。浮栅管的浮栅在原始状注入电子后，浮栅管截止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源态没有电子，如果把源极和衬底接地，且在源-漏漏极间加电压脉冲产生足够强的电场，使电子加速跃极间加电压脉冲产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅上的电子可以长期保留；当浮栅管受到紫外光浮栅上的电子

11、可以长期保留；当浮栅管受到紫外光照射时，浮栅上的电子将流向衬底，擦除所记忆的照射时，浮栅上的电子将流向衬底，擦除所记忆的信息，而为重新编程做好准备。信息，而为重新编程做好准备。n nn n+S SD DG1G1G2G2SiOSiO2 2早期早期PROMPROM器件器件采用此工艺采用此工艺n可反复编程可反复编程n不用每次上电重新不用每次上电重新下载，但相对速度下载，但相对速度慢，功耗较大慢，功耗较大6.2 CPLD和和FPGA的的结构和特点结构和特点PROMPROM、EPROMEPROM、EEPROMEEPROM 只能完成简单的数字逻辑功能PALPAL、GALGAL、PLAPLA PLD能以乘积

12、和的形式完成大量的组合逻辑功能(规模较小)CPLDCPLD、FPGAFPGA 设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希 望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适 的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编 程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列 (FPGA)和复杂可编程逻辑器件(CPLD)。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合 均可应用FPGA和CPLD器件。6.2.1 PLD6.2.1 PLD的发展和现状的发展和现状1 1、PLD P

13、LD的发展历程的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器件器件改进的改进的 PLA 器件器件GAL器件器件FPGA器件器件EPLD 器件器件CPLD器件器件内嵌复杂内嵌复杂功能模块功能模块的的SOPCCPLD器件 FPGA器件目前，使用较广泛的PLD有CPLD和FPGA两大类。2 2、PLD PLD的现状的现状CPLD：(C Complex omplex P Programmable rogrammable L Logic ogic D Deviceevice)复杂 的可编程逻辑器件。专指那些集成规模大于1000门以上的可编程 逻辑器件。ROM型器件停电数据可保存。

14、FPGA：(F Field ield P Programmable rogrammable G Gate ate A Arrayrray)现场可编程 门阵列。它是一种由掩膜可编程门阵列和可编程逻辑器 件两者演变而来的通用型用户可编程器件。RAM型器件停电数据不可保存，须与存储器 连用。CPLDn可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂）n复杂的I/O控制块（完成芯片上逻辑与外部封装脚的接口）n逻辑单元之间采用连续式互连结构（固定长度的金属线）n内部延时时间固定，可预测FPGAn可编程逻辑功能块（实现用户功能的基本单元）n可编程I/O块（完成芯片上逻辑与外部封装脚的接

15、口）n逻辑单元之间采用分段式互连结构（不同长度的金属线）n内部延时时间不固定，预测性差6.2.2 CPLD/FPGA6.2.2 CPLD/FPGA的特点的特点1 1、基本结构、基本结构CPLDFPGA集总式互连分布式互连CPLDCPLD EPROM EEROM FLASHFPGAFPGA 反熔丝（Actel）RAM（Xillinx）2 2、编程工艺、编程工艺CPLDFPGA集成规模 小（最大数万门）大（最高达百万门）单元粒度 大（PAL结构）小（PROM结构）互连方式 集总总线分段总线、长线、专用互连编程工艺 EPROM、EEROM、FlashSRAM编程类型 ROM型RAM型，须与存储器连用

16、3 3、器件规模、器件规模ALTERAFPGA：FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD：MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA：XC3000系列，XC4000系列，XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD：XC9500系列：XC95108、XC95256XILINX4 4、FPGA/CPLD FPGA/

17、CPLD生产商生产商LATTICEVANTIS（AMD）ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列：其它其它PLD公司：公司：ACTEL公司：公司：ACT1/2/3、40MXATMEL公司：公司：ATF1500AS系列、系列、40MXCYPRESS公司：公司：QUIKLOGIC公司公司：CPLD：SO MUCH IC！FPGA CPLD输入/输出单元互连资源逻辑块5、可编程逻辑器件结构示意图 现在一般把所有超过某一集成度（如现在一般把所有超过某一集成度（如10001

18、000门门以上）的以上）的PLDPLD器件都称为器件都称为CPLDCPLD。CPLDCPLD由可编程逻辑由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连，并增加了的金属线实现逻辑单元之间的互连，并增加了I/OI/O控控制模块的数量和功能。可以把制模块的数量和功能。可以把CPLDCPLD的基本结构看成的基本结构看成由由可编程逻辑阵列（可编程逻辑阵列（LABLAB）、可编程可编程I/OI/O控制模块和可控制模块和可编程内部连线（编程内部连线（PIAPIA）等三部分组成。）等三部分组成。6.2.3 CPLD6.2.

19、3 CPLD的结构和基本原理的结构和基本原理 LABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABI/O控制模块控制模块PIA 可编程逻辑阵列又若干个可编程逻辑宏单元可编程逻辑阵列又若干个可编程逻辑宏单元（Logic Macro CellLogic Macro Cell，LMCLMC）组成，）组成，LMCLMC内部主要内部主要包括与阵列、或阵列、可编程触发器和多路选择器包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。等电路，能独立地配置为时序或组合工作方式。1 1、可编程逻辑阵列（、可编程逻辑阵列（LABLAB）

20、1 10 02 23 34 45 56 67 78 89 91010AB C DP(乘积项乘积项)ACDP P=A A C C D DAB C DF（或项或项）F=A+B+DABD CPLDCPLD的的I/OI/O单元（单元（Input/Output CellInput/Output Cell，IOCIOC），是内部信号到），是内部信号到I/OI/O引脚的接口部分。根引脚的接口部分。根据器件和功能的不同，各种器件的结构也不相同。据器件和功能的不同，各种器件的结构也不相同。由于阵列型器件通常只有少数几个专用输入端，由于阵列型器件通常只有少数几个专用输入端，大部分端口均为大部分端口均为I/OI/O

21、端，而且系统的输入信号通端，而且系统的输入信号通常需要锁存。因此常需要锁存。因此I/OI/O常作为一个独立单元来处常作为一个独立单元来处理。理。2 2、可编程、可编程I/OI/O单元（单元（IOCIOC）可编程内部连线的作用是在各逻辑宏单元之可编程内部连线的作用是在各逻辑宏单元之间以及逻辑宏单元和间以及逻辑宏单元和I/OI/O单元之间提供互连网络。单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列接收来自输入端各逻辑宏单元通过可编程连线阵列接收来自输入端的信号，并将宏单元的信号送目的地。这种互连机的信号，并将宏单元的信号送目的地。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情制有很大

22、的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。况下改变内部的设计。3 3、可编程内部连线（、可编程内部连线（PIAPIA）6.2.3 FPGA6.2.3 FPGA的结构和基本原理的结构和基本原理 FPGA出现在出现在20世纪世纪80年代中期，与阵列型年代中期，与阵列型PLD有所有所不同，不同，FPGA由许多独立的可编程逻辑模块组成，用户可以由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。通过编程将这些模块连接起来实现不同的设计。FPGA具有具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。更高的集成度、更强的逻辑实现能力和更好的设计灵活性。FP

23、GAFPGA器件具有高密度、高速率、系列化、标准化、器件具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。次反复编程，并可现场模拟调试验证等特点。FPGA是现场可编程门阵列（是现场可编程门阵列（Field Programmable Gate Array）的简称，）的简称，80年代年代中期由美国中期由美国Xilinx公司首先推出，是一种大规模公司首先推出，是一种大规模可编程数字集成电路器件它能使用户借助计可编程数字集成电路器件它能使用户借助计算机自行设计自己需要的专用

24、集成电路芯片，算机自行设计自己需要的专用集成电路芯片，在计算机上进行功能仿真和实时仿真，及时发在计算机上进行功能仿真和实时仿真，及时发现问题，调整电路，改进设计方案现问题，调整电路，改进设计方案 FPGA由由可编程逻辑块（可编程逻辑块（CLB）、输入、输入/输出模输出模块（块（IOB）及可编程互连资源（）及可编程互连资源（PIR）等三种可编程）等三种可编程电路和一个电路和一个SRAM结构的配置存储单元组成。结构的配置存储单元组成。CLB是是实现逻辑功能的基本单元，它们通常规则地排列成一实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片中；可编程输入个阵列，散布于整个芯片中；可

25、编程输入/输出模块输出模块（IOB）主要完成芯片上的逻辑与外部引脚的接口，）主要完成芯片上的逻辑与外部引脚的接口，它通常排列在芯片的四周；可编程互连资源（它通常排列在芯片的四周；可编程互连资源（IR）包）包括各种长度的连线线段和一些可编程连接开关，它们括各种长度的连线线段和一些可编程连接开关，它们将各个将各个CLB之间或之间或CLB与与IOB之间以及之间以及IOB之间连接之间连接起来，构成特定功能的电路。起来，构成特定功能的电路。C CL LB BI IR RI IO OB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BC CL LB BC CL

26、LB BC CL LB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IO OB BI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RI IR RFPGAFPGA的基本结构图的基本结构图1 1、FPGAFPGA的基本结构的基本结构 （1）CLB：（2）IOB:分布于芯片中央，实现规模不大的组合、分布于芯片中央，实现规模不大的组合、时序电路。

27、时序电路。分布于芯片四周，实现内部逻辑电路与分布于芯片四周，实现内部逻辑电路与芯片外部引脚的连接。芯片外部引脚的连接。（3）IR：包括不同类型的金属线、可编程的开关包括不同类型的金属线、可编程的开关矩阵、可编程的连接点。经编成实现矩阵、可编程的连接点。经编成实现CLB之之间，间，CLB与与IOB之间的连接。之间的连接。（4）SRAM:存放存放CLBCLB、IOBIOB以及互连开关的编程数据。断电时，以及互连开关的编程数据。断电时，SRAMSRAM信息丢失，信息丢失，FPGAFPGA不能实现任何功能。每次通电时，需不能实现任何功能。每次通电时，需给给SRAM“SRAM“装载装载”信息，自动完成。

28、信息存放在信息，自动完成。信息存放在EPROMEPROM。SRAMSRAM的特点：可靠，抗干扰能力强，综合测试能力强。的特点：可靠，抗干扰能力强，综合测试能力强。FPGA内内SRAM单元单元QQT读读/写写数据数据组态组态控制控制 CLBCLB主要由逻辑函数发生器、触发器、数据选择器等电路主要由逻辑函数发生器、触发器、数据选择器等电路组成。组成。逻辑函数发生器主要由查找表逻辑函数发生器主要由查找表LUT(look up table)LUT(look up table)构构成成0000010100000101161RAM输入A输入B输入C输入D查找表输出多路选择器查找表LUT输入1输入2输入3输

29、入4输出函数发生器基于查找函数发生器基于查找表单元：表单元：可编程逻辑块（可编程逻辑块（CLB）PIR由许多金属线段构成，这些金属线段带有可编由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。实现程开关，通过自动布线实现各种电路的连接。实现FPGA内部的内部的CLB和和CLB之间、之间、CLB和和IOB之间的连接。之间的连接。XC4000系列采用分段互连资源结构，按相对长度系列采用分段互连资源结构，按相对长度可分为单长线、双长线和长线等三种。可分为单长线、双长线和长线等三种。IOB主要由输入触发器、输入缓冲器和输出触主要由输入触发器、输入缓冲器和输出触发发/锁存器

30、、输出缓冲器组成，每个锁存器、输出缓冲器组成，每个IOB控制一个引脚，控制一个引脚，它们可被配置为输入、输出或双向它们可被配置为输入、输出或双向I/O功能。功能。输入输入/输出模块（输出模块（IOB）CPLDFPGA内部结构 ProducttermLookup Table程序存储 内部EEPROMSRAM，外挂EEPROM资源类型 组合电路资源丰富触发器资源丰富集成度低高使用场合 完成控制逻辑能完成比较复杂的算法速度慢快其他资源EAB，锁相环保密性可加密一般不能保密2 2、CPLD CPLD与与FPGAFPGA的区别的区别l FPGAFPGA采用采用SRAMSRAM进行功能配置，可重复编程，但

31、系统掉进行功能配置，可重复编程，但系统掉电后，电后，SRAMSRAM中的数据丢失中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。l FPGAFPGA器件含有丰富的触发器资源，易于实现时序逻辑器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。l FPGAFPGA为细粒度结构，为细粒度结构，CPLDC

32、PLD为粗粒度结构。为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。l FPGA为非连续式布线，为非连续式布线，CPLD为连续式布线。为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线走的路线不同不同，因此延时不易控制延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构连

33、续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品3 3、大的、大的PLDPLD生产厂家生产厂家6.3 可编程逻辑器件的开可编程逻辑器件的开发步骤发步骤原理图/HDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载 2、JTAG方式下载方式下载 3、针对、针对SRAM结构的配置结构的配置 4、OTP器件编程器件编程 功能仿真功能仿真应用应用FPGA/CPLD的的EDA开发流程开发流程:下载线及下下载线及下载板电路载板电路用户板电路用户板电路设计设计通常，将对通常，将对CPLDCPLD的的下载称为下载称为编程编程(ProgramProgram)，对，对FPGAFPGA中的中的SRAMSRAM进进行直接下载的方式称行直接下载的方式称为为配置配置(ConfigureConfigure)