《微机原理与接口技术》课件第6章.pptx

1、第6章 存储器第6章 存储器6.1 概概述述6.2 随机存储器随机存储器(RAM)6.3 只读存储器只读存储器(ROM).6.4 CPU与存储器的连与存储器的连接接6.5 现代现代RAM6.6 存储器的扩展及其控存储器的扩展及其控制制6.7 高速缓冲存储高速缓冲存储器器6.8 虚拟存储器虚拟存储器习题习题6第6章 存储器6.1 概概 述述存储器是计算机中用来存储信息的部件。有了存储器，计算机才有“记忆”功能，才能把计算机要执行的程序以及数据处理与计算的结果存储在计算机中，使计算机能自动工作。第6章 存储器6.1.1 存储器的一般概念和分类存储器的一般概念和分类按存取速度和用途可把存储器分为两大

2、类，内部存储器和外部存储器。把具有一定容量，存取速度快的存储器称为内部存储器，简称内存(亦称主存)。内存是计算机的重要组成部分，CPU可对它进行访问。目前应用在微型计算机的主内存容量已达1GB以上，高速缓存器(Cache)的存储容量已达512KB以上。把存储容量大而速度较慢的存储器称为外部存储器，简称外存(亦称辅存)。第6章 存储器6.1.2 半导体存储器的分类半导体存储器的分类早期的内存使用磁芯，随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型计算机中，内存一般都使用半导体存储器。从制造工艺的角度来分，半导体存储器分为双极型、CMOS型、HMO

3、S型等；从应用角度来分，可分为随机读写存储器(Random Access Memory，又称为随机存取存储器，简称RAM)和只读存储器(Read Only Memory，简称ROM)，如图6.1所示。第6章 存储器图6.1 半导体存储器的分类第6章 存储器1.只读存储器只读存储器(ROM)只读存储器是在使用过程中，只能读出存储的信息而不能用通常的方法将信息写入的存储器。只读存储器可分为四类。1)掩膜ROM掩膜ROM是利用掩膜工艺制造的存储器，程序和数据在制造器件过程中已经写入，一旦做好，不能更改。因此，只适合于存储成熟的固定程序和数据，大量生产时，成本很低。第6章 存储器2)可编程ROM可编程

4、ROM简称PROM(Programable ROM)。PROM是由厂家生产出的“空白”存储器，根据用户需要，利用特殊方法写入程序和数据，即对存储器进行编程。但只能写入一次，写入后信息是固定的，不能更改。PROM类似于掩膜ROM，适合于批量使用。第6章 存储器3)可擦除PROM可擦除PROM简称EPROM(Erasable Programable ROM)。这种存储器可由用户按规定的方法多次编程，如编程之后想修改，可用紫外线灯制作的擦除器照射730分钟左右(新的芯片擦除时间短，多次擦除过的芯片擦除时间长)，使存储器复原，用户可再编程。这对于专门用途的研制和开发特别有利，因此应用十分广泛。第6章

5、存储器4)电可擦PROM电擦除的PROM简称EEPROM或E2PROM(Electrically Erasable PROM)。这种存储器能以字节为单位擦除和改写，而且不需把芯片拔下插入编程器编程，在用户系统即可进行。随着技术的进步，EEPROM的擦写速度将不断加快，将可作为不易失的RAM使用。第6章 存储器2.随机读写存储器随机读写存储器(RAM)这种存储器在使用过程中既可利用程序随时写入信息，又可随时读出信息。它分为双极型和MOS型两种，前者读写速度快，但功耗大，集成度低，故在微型机中几乎都用后者。RAM可分为三类。1)静态RAM静态RAM即SRAM(Static RAM)，其存储电路以双

6、稳态触发器为基础，状态稳定，只要不掉电，信息就不会丢失。优点是不需刷新，缺点是集成度低。它适用于不需要大存储容量的微型计算机(例如，单板机和单片机)。第6章 存储器2)动态RAM动态RAM即DRAM(Dynamic RAM)，其存储单元以电容为基础，电路简单，集成度高。但也存在问题，即电容中电荷由于漏电会逐渐丢失，因此DRAM需定时刷新。它适用于大存储容量的计算机。3)非易失RAM非易失RAM或称掉电自保护RAM，即NVRAM(Non Volatile RAM)，这种RAM是由SRAM和EEPROM共同构成的存储器，正常运行时和SRAM一样，而在掉电或电源有故障的瞬间，它把SRAM的信息保存在

7、EEPROM中，从而使信息不会丢失。第6章 存储器4)组合RAM组合RAM将整个DRAM系统集成在一个芯片内，包括单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等，片内还附加有测试电路。其他新型存储器还有很多，如快擦写ROM(即Flash ROM)以及Integrated RAM，它们已得到应用，详细内容请参阅存储器数据手册。第6章 存储器6.1.3 内存储器的主要技术指标内存储器的主要技术指标衡量内存储器的指标很多，诸如可靠性、功耗、价格、电源种类等，但从接口电路来看，最重要的指标是存储器芯片的容量和存取速度。第6章 存储器1.容量容量存储器芯片的容量是以存储1位二进制数(位)为单位

8、的，因此存储器的容量指每个存储器芯片所能存储的二进制数的位数。例如，1024位/片指芯片内集成了1024位的存储器。由于在微机中，数据大都是以字节(Byte)为单位并行传送的，因此，对存储器的读写也是以字节为单位寻址的。然而，存储器芯片因为要适用于1位、4位、8位计算机的需要，或因工艺上的原因，其数据线也有1位、4位、8位之不同。第6章 存储器例如，Intel 2116为1位，Intel 2114为4位，Intel 6264为8位，所以在标定存储器容量时，经常同时标出存储单元的数目和位数，因此有存储器芯片容量=单元数数据线位数如Intel 2114芯片容量为1 K4位/片，Intel 6264

9、为8 K8位/片。虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微机中，一次可同时对2、4、8个单元进行访问。第6章 存储器2.存取速度存取速度存储器芯片的存取速度是用存取时间来衡量的，它是指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越小，速度越快。超高速存储器的存取速度小于20 ns，中速存储器的存取速度在100200 ns之间，低速存储器的存取速度在300 ns以上。现在Pentium 4 CPU时钟已达2.4 GHz以上，这说明存储器的存取速度已非常高。随着半导体技术的进步，存储器的发展趋势是容量越来越大，速度

10、越来越快，而体积却越来越小。第6章 存储器6.2 随机存储器随机存储器(RAM)1.静态静态RAM的基本存储电路的基本存储电路该电路通常由如图6.2所示的6个MOS管组成。在此电路中，V1V4管组成双稳态触发器，V1、V2为放大管，V3、V4为负载管。若V1截止，则A点为高电平，它使V2导通，于是B点为低电平，这又保证了V1的截止。同样，V1导通而V2截止，这是另一个稳定状态。第6章 存储器因此，可用V1管的两种状态表示“1”或“0”。由此可知，静态RAM保存信息的特点是和这个双稳态触发器的稳定状态密切相关的。显然，仅仅能保持这两个状态的一种还是不够的，还要对状态进行控制，于是就加上了控制管V

11、5、V6。第6章 存储器图6.2 6个MOS管组成的静态RAM存储电路第6章 存储器 当地址译码器的某一个输出线送出高电平到V5、V6控制管的栅极时，V5、V6导通，于是，A点与I/O线相连，B点与I/O线相连。这时如要写“1”，则I/O为“1”，I/O为“0”，它们通过V5、V6管与A、B点相连，即A=“1”，B=“0”，使V1截止，V2导通。而当写入信号和地址译码信号消失后，V5、V6截止，该状态仍能保持。如要写“0”，线为“1”，I/O线为“0”，这使V1导通，V2截止。只要不掉电，这个状态会一直保持，除非重新写入一个新的数据。对所存的内容读出时，仍需地址译码器的某一输出线送出高电平到V

12、5、V6管栅极，即此存储单元被选中，此时V5、V6导通。于是，V1、V2管的状态被分别送至I/O线、I/O线，这样就读取了所保存的信息。显然，存储的信息被读出后，存储的内容并不改变，除非重写一个数据。第6章 存储器由于SRAM存储电路中，MOS管数目多，故集成度较低，而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路，从而简化了外部电路。第6章 存储器2.静态静态RAM的结构的结构静态RAM内部是由很多如图6.2所示的基本存储电路组成的，容量为单元数与数据线位数之乘积。为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如，

13、1K单元的内存需10根地址线，其中5根用于行译码，另5根用于列译码，译码后在芯片内部排列成32条行选择线和32条列选择线，这样可选中1024个单元中的任何一个，而每一个单元的基本存储电路的个数与数据线位数相同。第6章 存储器常用的典型SRAM芯片有6116、6264、62256、628128等。Intel 6116的管脚及功能框图如图6.3所示。6116芯片的容量为2 K8位，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列地址译码输入，每条列线控制8位，从而形成了128128的存储阵列，即16 384个存储体。6116的控制线有三条，即片选、输出允许和读写控制。CSO

14、EWE第6章 存储器图6.3 6116管脚和功能框图第6章 存储器 Intel 6116存储器芯片的工作过程如下：读出时，地址输入线A10A0送来的地址信号经地址译码器送到行、列地址译码器，经译码后选中一个存储单元(其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，打开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送到D7D0输出。写入时，地址选中某一存储单元的方法和读出时相同，不过这时CS=0，OE=1，WE=0，打开左边的三态门，从D7D0端输入的数据经三态门和输入数据控制电路送到I/O电路，从而写到存储单元的8个存储位中。当没有读写操作时，C

15、S=1，即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线“脱离”。6116的存取时间在85150 ns之间。第6章 存储器 其他静态RAM的结构与6116相似，只是地址线不同而已。常用的型号有6264、62256，它们都是28个引脚的双列直插式芯片，使用单一的+5 V电源，它们与同样容量的EPROM引脚相互兼容，从而使接口电路的连线更为方便。值得注意的是，6264芯片还设有一个CS2引脚，通常接到5 V电源，当掉电时，电压下降到小于或等于+0.2 V时，只需向该引脚提供2 A的电流，则在VCC=2 V时，该RAM芯片就进入数据保护状态。根据这一特点，在电源掉电检测和切换

16、电路的控制下，当检测到电源电压下降到小于芯片的最低工作电压(CMOS电路为+4.5 V，非CMOS为+4.75 V)时，将6264RAM切换到由镍铬电池或银电池提供的备用电源供电，即可实现断电后长时间的数据保护。数据保护电路如图6.4所示。第6章 存储器图6.4 6264SRAM数据保护电路47 k4.7 k2.5V470.1FGND5V200CS26264VCCCS26264VCC5V1 kA71A62A53A44A35A26A17A08D09D110D211GND1224232221201918171615VCCWECS2OEA10D7D6D5131425262728A8A9A111CSD

17、4D3A12NC626447 k第6章 存储器在电子盘和大容量存储器中，需要容量更大的SRAM，例如，HM628126容量为1Mb(128 K8位)，而HM628512芯片容量达4 Mb。限于篇幅，在此不再赘述，读者可参阅存储器手册。第6章 存储器6.2.2 动态动态RAM1.动态动态RAM存储电路存储电路为减少MOS管数目，提高集成度和降低功耗，出现了动态RAM器件，其基本存储电路为单管动态存储电路，如图6.5所示。第6章 存储器图6.5 单管动态存储器电路刷 新放大器DV列选择信号数据输入输出行选择信号第6章 存储器在写操作时，行选择信号为“1”，V管处于导通状态，此时列选择信号也为“1”

18、，则此基本存储电路被选中，于是由外接数据线送来的信息通过刷新放大器和V管送到电容C上。刷新是逐行进行的，当某一行选择信号为“1”时，选中了该行，电容上信息送到刷新放大器上，刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信号总为“0”，因此电容上信息不可能被送到数据总线上。第6章 存储器2.动态动态RAM举例举例一种典型的动态RAM是Intel 2164A，其引脚和逻辑符号如图6.6所示。图6.6 Intel 2164A引脚与逻辑符号第6章 存储器 DRAM芯片2164A的容量为64 K1 bit，即片内有65 536个存储单元，每个单元只有1位数据，用8片2164A才能构成64 KB的

19、存储器。若想在2164A芯片内寻址64 K个单元，必须用16条地址线。但为减少地址线引脚数目，地址线又分为行地址线和列地址线，而且分时工作，这样DRAM对外部只需引出8条地址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号RAS(Row Address Strobe)，把先送来的8位地址送至行地址锁存器，由随后出现的列地址选通信号CAS(Column Address Strobe)把后送来的8位地址送至列地址锁存器，这8条地址线也用手刷新，刷新时一次选中一行，2 ms内全部刷新一次。Intel 2164A的内部结构示意图如图6.7所示。第6章 存储器图6.7 Intel 2164A的内

20、部结构示意图第6章 存储器3.高集成度高集成度DRAM由于微型计算机内存的实际配置已从640KB发展到高达16MB甚至256MB，因此要求配套的DRAM集成度也越来越高，容量为1M1位，1M4位，4M1位以及更高集成度的存储器芯片已大量使用。通常，把这些芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。第6章 存储器 图6.8是采用HYM59256A的存储条，图中给出了引脚和方块图，其中A8A0为地址输入线，DQ7DQ0为双向数据图6.8 256 K9 bit存储条线，PD为奇偶校验数据输入，PCAS为奇偶校验的地址选通信号，PQ为奇偶校验数据输出，WE为读写控制信号，

21、RAS、CAS为行、列地址选通信号，VDD为电源(+5V)，Vss为地线。30个引脚定义是存储条通用标准。第6章 存储器图6.8 256 K9 位存储条第6章 存储器另外，还有1 M8位的内存条，HYM58100由1 M1位的8片DRAM组成，也可由1 M4位的2片DRAM组成，更高集成度的内存条请参阅存储器手册。第6章 存储器6.3 只读存储器只读存储器(ROM)6.3.1 掩膜掩膜ROM最早的只读存储器是掩膜ROM。掩膜ROM制成后，用户不能修改，图6.9为一个简单的44位MOS管ROM，采用单译码结构。两位地址线A1、A0译码后可译出四种状态，输出4条选择线，分别选中4个单元，每个单元有

22、4位输出。第6章 存储器图6.9 掩膜ROM电路原理图第6章 存储器在图6.9中所示的矩阵中，行和列的交点，有的连有管子，有的没有，这是工厂根据用户提供的程序对芯片图形(掩膜)进行二次光刻所决定的，所以称为掩膜ROM。若地址线A1A0=00，则选中0号单元，即字线0为高电平，若有管子与其相连(如位线2和0)，其相应的MOS管导通，位线输出为0，而位线1和3没有管子与字线相连，则输出为1。故存储器的内容取决于制造工艺，图6.9存储矩阵的内容如表6-1所示。第6章 存储器第6章 存储器6.3.2 可擦可编程只读存储器可擦可编程只读存储器(EPROM、EEPROM)1紫外线可擦可编程只读存储器紫外线

23、可擦可编程只读存储器(EPROM)在某些应用中，程序需要经常修改，因此能够重复擦写的EPROM被广泛应用。这种存储器利用编程器写入后，信息可长久保持，因此可作为只读存储器。当其内容需要变更时，可利用擦除器(用紫外线灯照射)将其擦除，各单位内容复原为FFH，再根据需要利用EPROM编程器编程，因此这种芯片可反复使用。第6章 存储器1)EPROM的存储单元电路通常EPROM存储电路是利用浮栅MOS管构成的，又称FAMOS管(Floating gate Avalanche Injection Metal-Oxide-Semiconductor，即浮栅雪崩注入MOS管)，其构造如图6.10(a)所示。

24、第6章 存储器图6.10 浮栅MOS EPROM存储电路第6章 存储器该电路和普通P沟道增强型MOS管相似，只是浮栅管的栅极没有引出端，而被SiO2绝缘层所包围，称为“浮栅”。在原始状态，该管栅极上没有电荷，没有导通沟道，D和S是不导通的。如果将源极和衬底接地，在衬底和漏极形成的PN结上加一个约24V的反向电压，可导致雪崩击穿，产生许多高能量的电子，这些电子比较容易越过绝缘薄层进入浮栅。第6章 存储器注入浮栅的电子数量由所加电压脉冲的幅度和宽度来控制，如果注入的电子足够多，则这些负电子在硅表面上感应出一个连接源漏极的反型层，使源漏极呈低阻态。当外加电压取消后，积累在浮栅上的电子没有放电回路，因

25、而在室温和无光照的条件下可长期地保存在浮栅中。将一个浮栅管和MOS管串起来组成如图6.10(b)所示的存储单元电路。于是浮栅中注入了电子的MOS管源漏极导通，当行选线选中该存储单元时，相应的位线为低电平，即读取值为“0”，而未注入电子的浮栅管的源漏极是不导通的，故读取值为“1”。在原始状态(即厂家出厂时)，没有经过编程，浮栅中没注入电子，位线上总是“1”。第6章 存储器消除浮栅电荷的办法是利用紫外线光照射，由于紫外线光子能量较高，从而可使浮栅中的电子获得能量，形成光电流从浮栅流入基片，使浮栅恢复初态。EPROM芯片上方有一个石英玻璃窗口，只要将此芯片放入一个靠近紫外线灯管的小盒中，一般照射10

26、分钟左右，读出各单元的内容均为FFH，则说明该EPROM已擦除。第6章 存储器2)典型EPROM芯片介绍EPROM芯片有多种型号，如2716(2K8位)、2732(4K8位)、2764(8K8位)、27128(16K8位)、27256(32 K8位)等。下面以2764A为例，介绍EPROM的性能和工作方式。Intel 2764A有13条地址线，8条数据线，2个电压输入端VCC和VPP，一个片选端(功能同)，此外还有输出允许和编程控制端，其功能框图见图6.11。第6章 存储器图6.11 2764A功能框图第6章 存储器(1)读方式。读方式是2764A通常使用的方式，此时两个电源引脚VCC和VPP

27、都接至+5V，接至高电平，当从2764A的某个单元读数据时，先通过地址引脚接收来自CPU的地址信号，然后使控制信号和、都有效，于是经过一个时间间隔，指定单元的内容即可读到数据总线上。Intel 2764A有七种工作方式，如表6-2所示。第6章 存储器第6章 存储器如果把A9引脚接至11.512.5V的高电平，则2764A处于读Intel标识符模式。要读出2764A的编码必须顺序读出两个字节，先让A1A8全为低电平，而使A0从低变高，分两次读取2764A的内容。当A0=0时，读出的内容为制造商编码(陶瓷封装为89H，塑封为88H)，当A0=1时，则可读出器件的编码(2764A为08H，27C64

28、为07H)。第6章 存储器(2)备用方式。只要为高电平，2764A就工作在备用方式，输出端为高阻状态，这时芯片功耗将下降，从电源所取电流由100mA下降到40mA。(3)编程方式。这时，VPP接+12.5V，VCC仍接+5V，从数据线输入这个单元要存储的数据，端保持低电平，输出允许信号为高，每写一个地址单元，都必须在引脚端给一个低电平有效，宽度为45ms的脉冲，如图6.12所示。CEOE第6章 存储器图6.12 2764A编程波形第6章 存储器(4)编程禁止。在编程过程中，只要使该片为高电平，编程就立即禁止。(5)编程校验。在编程过程中，为了检查编程时写入的数据是否正确，通常在编程过程中包含校

29、验操作。在一个字节的编程完成后，电源的接法不变，但为高电平，、均为低电平，则同一单元的数据就在数据线上输出，这样就可与输入数据相比较，校验编程的结果是否正确。第6章 存储器(6)Intel标识符模式。当两个电源端VCC和VPP都接至+5V，=0时，为高电平，这时与读方式相同。另外，在对EPROM编程时，每写一个字节都需45ms的脉冲，速度太慢，且容量越大，速度越慢。为此，Intel公司开发了一种新的编程方法，比标准方法快6倍以上，其流程图如图6.13所示。实际上，按这一思路开发的编程器有多种型号。编程器中有一个卡插在I/O扩展槽上，外部接有EPROM插座，所提供的编程软件可自动提供编程电压VP

30、P，按菜单提示，可读、可编程、可校验，也可读出器件的编码，操作很方便。第6章 存储器3)高集成度EPROM高集成度EPROM芯片有多种型号，除了常使用的EPROM 2764外，还有27128、27256、27512等。由于工业控制计算机的发展，迫切需用电子盘取代硬盘，常把用户程序、操作系统固化在电子盘(ROMDISK)上，这时要用27C010(128K8位)、27C020(256 K8位)、27C040(512K8位)大容量芯片。关于这几种芯片的使用请参阅有关手册。第6章 存储器图6.13 Intel对EPROM编程算法流程图第6章 存储器2.电可擦可编程只读存储器电可擦可编程只读存储器(EE

31、PROM)EPROM的优点是一块芯片可多次使用，缺点是整个芯片虽只写错一位，也必须从电路板上取下擦掉重写，因而很不方便的。在实际应用中，往往只要改写几个字节的内容，因此多数情况下需要以字节为单位进行擦写，而EEPROM在这方面具有很大的优越性。下面以Intel 2816为例，说明EEPROM的基本特点和工作方式。第6章 存储器1)2816的基本特点2816是容量为2K8位的电擦除PROM，它的逻辑符号如图6.14所示。芯片的管脚排列与2716一致，只是在管脚定义上，数据线管脚对2816来说是双向的，以适应读写工作模式。第6章 存储器图6.14 2816的逻辑符号第6章 存储器2816的读取时间

32、为250ns，可满足多数微处理器对读取速度的要求。2816最突出的特点是可以字节为单位进行擦除和重写。擦或写用和信号加以控制，一个字节的擦写时间为10ms。2816也可整片进行擦除，整片擦除时间也是10ms。无论字节擦除还是整片擦除均在机内进行。第6章 存储器2)2816的工作方式2816有六种工作方式，每种工作方式下各个控制信号所需电平如表6-3所示。从表中可见，除整片擦除外，和均为TTL电平，而整片擦除时电压为+9+15V，在擦或写方式时VPP均为+21V的脉冲，而其他工作方式时电压为+4+6V。第6章 存储器第6章 存储器(1)读方式。在读方式时，允许CPU读取2816的数据。当CPU发

33、出地址信号以及相关的控制信号后，与此相对应，2816的地址信号和、信号有效，经一定延时，2816可提供有效数据。(2)写方式。2816具有以字节为单位的擦写功能，擦除和写入是同一种操作，即都是写，只不过擦除是固定写“1”而已。因此，在擦除时，数据输入是TTL高电平。第6章 存储器(3)片擦除方式。当2816需整片擦除时，也可按字节擦除方式将整片2 KB逐个进行，但最简便的方法是依照表6-3，将和VPP按片擦除方式连接，将数据输入引脚置为TTL高电平，而使引脚电压达到915V，则约经10ms，整片内容全部被擦除，即2KB的内容全为FFH。(4)备用方式。当2816的端加上TTL高电平时，芯片处于

34、备用状态，控制无效，输出呈高阻态。在备用状态下，其功耗可降到55%。CEOE第6章 存储器3)2817A EEPROM在工业控制领域，常用2817A EEPROM，其容量也是2K8位，采用28脚封装，它比2816多一个RDY/引脚，用于向CPU提供状态。擦写过程是当原有内容被擦除时，将RDY/引脚置于低电平，然后再将新的数据写入，完成此项操作后，再将RDY/引脚置于高电平，CPU通过检测此引脚的状态来控制芯片的擦写操作，擦写时间约5 ns。2817A的特点是片内具有防写保护单元。它适于现场修改参数。2817A引脚见图6.15。BUSYBUSYBUSY第6章 存储器图6.15 2817A引脚图第

35、6章 存储器 图6.15中，R/B是RDY/BUSY的缩写，用于指示器件的准备就绪/忙状态，2817A使用单一的+5 V电源，在片内有升压到+21 V的电路，用于原VPP引脚的功能，可避免VPP偏高或加电顺序错误引起的损坏，2817A片内有地址锁存器、数据锁存器，因此可与8088/8086、8031、8096等CPU直接连接。2817A片内写周期定时器通过RDY/BUSY引脚向CPU表明它所处的工作状态。在正在写一个字节的过程中，此引脚呈低电平，写完以后此引脚变为高电平。2817A中RDY/BUSY引脚的这一功能可在每写完一个字节后向CPU请求外部中断来继续写入下一个字节，而在写入过程中，其数

36、据线呈高阻状态，故CPU可继续执行其程序。第6章 存储器 因此采用中断方式既可在线修改内存参数而又不致影响工业控制计算机的实时性。2817A读取时间为200 ns，数据保存时间接近10年，但每个单元允许擦写104次，故要均衡地使用每个单元，以提高其寿命。2817A的工作方式如表6-4所示。此外，2864A是8 K8 bit的EEPROM，其性能更优越，每一字节擦写时间为5 ns，2864A只需2 ms，读取时间为250 ns，其引脚与2764兼容。第6章 存储器第6章 存储器6.4 CPU与存储器的连接与存储器的连接6.4.1 连接时应注意的问题连接时应注意的问题在微型计算机中，CPU对存储器

37、进行读写操作，首先由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。所以，CPU与存储器连接时，地址总线、数据总线和控制总线都要连接。在连接时应注意以下3个问题。第6章 存储器1.CPU总线的带负载能力总线的带负载能力CPU在设计时，一般输出线的带负载能力为1个TTL。现在存储器为MOS管，直流负载很小，主要是电容负载，故在简单系统中，CPU可直接与存储器相连，而在较大系统中，可加驱动器再与存储器相连。第6章 存储器2.CPU时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求

38、。具体地说，CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在限定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。第6章 存储器3.存储器组织、地址分配存储器组织、地址分配在各种微型计算机系统中，字长有8位、16位或32位之分，可是存储器均以字节为基本存储单元，如欲存储一个16位或32位数据，就要放在连续的几个内存单元中，这种存储器称为“字节编址结构”。80286、80386 CPU是把16位或32位数的低字节放在低地址(偶地址)存储单元中。此外，内存又分为ROM区和RAM区，而RAM区

39、又分为系统区和用户区，所以内存地址分配是一个重要问题。第6章 存储器6.4.2 典型典型CPU与存储器的连接与存储器的连接1.地址译码器地址译码器74LS138将CPU与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，然后进行地址译码，译码输出送给存储器的片选引脚。译码器常采用74LS138电路。图6.16给出了该译码器的引脚和译码逻辑框图。由图可看到，译码器74LS138的工作条件是G1=1，=0，=0，译码输入端为C、B、A，故输出有八种状态，因规定低电平选中存储器，故译码器输出也是低电平有效。当不满足编译条件时，74LS138输出全为高电平，相当于译码器未工作。74LS138的真

40、值表如表6-5所示。第6章 存储器图6.16 74LS138引脚和译码逻辑图第6章 存储器第6章 存储器 2.8位位CPU与存储器的连接与存储器的连接 8位CPU(如Z80，8085)的地址线为16根，数据线为8根，还有控制线。下面以Z80CPU与6116A，Z80与EPROM2716为例说明CPU怎样与存储器连接。1)Z80CPU与6116A的连接 当某微型计算机要求6116A的地址范围为8000H87FFH，这时Z80CPU与6116A的连线图如图6.17所示。图中，6116A的CS连到译码器的Y1引脚，故引脚A15A14A13A12A11=10000，满足系统要求。存储器读信号MEMR=

41、MEMQRD连到6116A的引脚，存储器写信号MEMW=MEMQWR连到WE引脚(MEMQ对为存储器请求信号)。第6章 存储器图6.17 Z80 CPU与6116A及2716的连接第6章 存储器下面介绍两个芯片之间时序配合问题。6116A芯片的读取时间为120 ns，这个时间表示从有效到6116A内部的数据稳定地出现在外部数据总线上的时间。图6.18(a)是6116A的读周期时序图，图中tAA为地址读取时间，tCS为片选存取时间，由器件手册知道，这两个时间均为120 ns。tRR是连续二次读操作之间必须间隔的时间。Z80 CPU读周期时序如图6.18(b)所示，tD为时钟脉冲的T上升沿到地址有

42、效所需时间，ts为数据有效到T3下降沿之间的时间，若时钟为4 MHz，即时钟周期T为250 ns，则从T1周期上升沿开始经tD时间后，地址信号变为有效，到T3下降沿前数据有效的那一时刻，CPU采样数据总线。第6章 存储器如在此之前，6116A已把有效数据送出，则可达到时序配合的要求，否则CPU将采样到错误的数据。Z80 CPU从地址有效到采样数据的时间间隔为显然，tRDtAA，满足时序要求。第6章 存储器图6.18 6116A与Z80 CPU读时序第6章 存储器2)Z80 CPU与EPROM的连接若EPROM采用2KB EPROM2716，且要求该芯片地址范围为1000H17FFH，则Z80

43、CPU连接如图6.17所示。对2716来说，从得到有效地址到提供有效数据所需时间为450 ns，当选用2MHz时钟，Z80 CPU的tRD为605ns，大于450ns，可满足时序配合要求。第6章 存储器当CPU改换为Z80A，时钟4MHz，在存储器读周期，tRD=475ns，大于450ns，仍可满足时序要求，但在取指令周期，CPU发出地址有效信号后再经340 ns，CPU就要采样数据总线，而340ns小于450ns，即此刻2716仍不能送出有效数据，显然这时CPU读取的指令码是错误的。解决时序未满足要求的办法之一就是选用快速的EPROM芯片。另一办法就是在Z80取指周期中插入一个等待周期TW，

44、其电路与时序见图6.19。第6章 存储器(a)形成等待周期的逻辑电路 (b)有插入周期后的时序变化图6.19 在取指令周期中插入等待电路WAIT第6章 存储器3)单片机8098与2764的连接由于8098单片机的引脚AD7AD0是复用的，故应先利用地址锁存允许信号ALE，将先出现的信号作为A7A0锁存起来，然后当ALE为低电平时，AD7AD0作为数据线从EPROM取出所选中单元的内容读入CPU。2764的tAA=200ns，可满足单片机时序要求。8098与2764的连接见图6.20。第6章 存储器图6.20 8098与2764的连接第6章 存储器4)IBM-PC/XT与6116A的连接一般IB

45、M-PC/XT的系统板上已有足够的内存，如想要再扩展内存，可利用其I/O扩展槽。扩展槽上总线为62根，称PC总线，A面(元件面)31根，B面31根。其中，包括20根地址线，8根数据线，还有控制信号线。第6章 存储器图6.21是扩展的6116A与PC总线连接图。图中，6116A的接在74LS30的输出端上，接在总线引脚上，而接至。6116A的数据线经74LS245双向缓冲器与扩展插槽的数据线D7D0相连。6116A的地址范围为A0000HA07FFH，因A11地址线未用，还有一个地址重叠区A0800HA0FFFH。MEMWOEMEMR第6章 存储器图6.21 IBM-PC/XT与6116A的连接

46、第6章 存储器5)存储体扩展技术在以80386、80486为CPU的微型机中，根据用户需要，内存可达4 MB，甚至64 MB。可是，在使用Z80、8085等8位CPU的微型计算机时，往往感到64 KB仍不够用，解决的办法就是采用存储体扩展技术。这里所说的存储体是指在一个计算机系统中具有相同的寻址范围(或逻辑空间)的几个各自独立的存储器模块。第6章 存储器Z80、8085CPU的寻址范围虽只有64 KB，但可利用SEGMENT分段选择线的方法来进一步扩展内存容量。其具体做法是，使用同一个I/O端口的不同位引出的SEGMENT0，SEGMENT1，SEGMENT7线，控制最多8个存储器模板，将存储

47、器容量扩展到接近512 KB。CPU通过向这个SEGMENT控制端口写入选择某一存储体的控制字节来选中所要访问的存储体，同时禁止其余的存储体有效。利用增加I/O板上SEGMENT端口的方法，可将内存容量扩展到所需的容量。第6章 存储器为防止由于多个存储体地址冲突而导致系统启动、引导、中断、选体等各项操作可能产生的混乱，一般将0F000H0FFFFH共4 KB存储器放在系统板上，并使其永远有效。采用STD总线Z80CPU的系统板，用SEGMET分段线扩展内存的方法见图6.22。第6章 存储器图6.22 用I/O口SEGMENT分段线扩展内存第6章 存储器6.5 现现 代代 RAM目前在微型计算机

48、中的半导体存储器是以内存条的形式提供的。内存条有很多种类，从先前的EDO DRAM(扩展数据输出动态随机访问存储器)到现在流行的SDRAM(同步动态随机访问存储器)、DDR(双数据速率)以及RDRAM(突发存取的高速动态随机访问存储器)等。第6章 存储器6.5.1 内存条的构成内存条的构成一个完整的内存条是由集成电路、电阻、电容等元件及线路组成的。(1)内存芯片：内存芯片(也称为“颗粒”)才是真正意义上的“内存”，因为对于各种内存系统而言，所有的数据的存取都是通过对内存芯片进行充电和放电实现的。(2)桥路电阻：这种电阻和一般的电阻唯一的区别就是它是由好几个电阻组成的。第6章 存储器(3)电容：

49、电容的作用和其他应用相同，用于滤除高频干扰。(4)EEPROM：这是在PC-100、PC-133等SDRAM以后产品中才有的，EEPROM是一个2K位的存储单元，它存放着内存的速度、容量、电压等基本参数，称为SPD参数。每一次开机，主板都会检测EEPROM，读取SPD参数，对内存各项参数进行调整，以适应内存条。第6章 存储器6.5.2 扩展数据输出动态随机访问存储器扩展数据输出动态随机访问存储器EDO DRAMEDO DRAM与上述传统的快速页面模式的动态随机访问存储器(如Intel 2164)FPM DRAM并没有本质上的区别，其内部结构和各种功能操作也与FPM DRAM基本相同。主要的区别

50、是：当选择随机的列地址时，如果保持相同的行地址，那么用于行地址的建立和保持时间以及行列地址的复合时间就可以不再需要，能够被访问的最大列数取决于tRAS(为低)的最长时间。RAS第6章 存储器6.5.3 同步动态随机访问存储器同步动态随机访问存储器SDRAMSDRAM是动态存储器系列中新一代的高速、高容量存储器，其内部存储体的单元存储电路仍然是标准的DRAM存储体结构，只是在工艺上进行了改进，如功耗更低、集成度更高等。与传统的DRAM相比，SDRAM在存储体的组织方式和对外操作上表现出较大的差别，特别是在对外操作上能够与系统时钟同步操作。第6章 存储器处理器访问SDRAM时，SDRAM的所有输入