《数据采集与分析技术》课件第8章.pptx

1、第8章 总线接口技术第 8 章 总线接口技术8.1 8.1 计算机总线简计算机总线简介介8.8.2 ISA 2 ISA 总总线线8.3 8.3 PCI PCI 总总线线8.4 8.4 USB USB 总线总线第8章 总线接口技术总线(Bus)是系统中连接各部分的一组公共通信线，由导线组成的传输线束。按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线可允许有多个发送端和多个接收端，但在同一时刻只能允许一个设备发送，否则将引起总线竞争。第8章 总线接口技术总线结构使得系统在结构上具有简单、规整和易于扩展的特点，使整个系统各功能

2、部件之间的相互关系成为面向总线的单一关系。这样系统只要将符合总线规范的功能部件接到总线上，系统的功能就可得到扩展。在多数微机系统中，主板只提供一个标准功能的基座，需要通过扩展总线提供内置的外部设备连接器，可以高速地与大量外围部件实现通信。通过扩展总线连接各种特殊用途且可互换的接口卡，来增加计算机的功能。第8章 总线接口技术8.1 计算机总线简介计算机总线简介本节将对常用的各种计算机总线进行简要的介绍。1.PC/XT 总线总线最早的 PC 总线是 IBM 公司 1981 年在 PC/XT 电脑中采用的系统总线，它基于 8 位的8088 处理器，被称为 PC 总线或者 PC/XT 总线。PC/XT

3、 总线共有 62 个信号，是目前各类总线中最少的。第8章 总线接口技术2.PC/AT 总线总线1984 年，IBM 推出基于 16 位的 Intel80286 处理器的 PC/AT 电脑，系统总线也相应地扩展为 16 位，并被称为 PC/AT 总线。PC/AT 的扩展总线系统设计的最大速度为 8MHz，比 PC/XT 总线的速度几乎快了近一倍，而最佳的数据传输率达 20MB/s。不过 80286CPU 的执行速度更快，因此要增加额外的等待周期，方能使扩展总线与 CPU 之间进行数据传递。改善的方式是在总线控制器中增加缓冲器，作为高速的微处理器与较低速的 AT 总线之间的缓冲器，从而使 AT 总

4、线可以在比 CPU 低得多的环境下工作。第8章 总线接口技术3.ISA 总线总线由于 IBMPC/XT/AT 系统总线的开放性，全世界的 PC 机制造商纷纷向 IBM PC靠拢，从而使 IBMPC 系列风靡全球。为了满足众多 PC 兼容机厂商的要求，美国电气和电子工程师学会(IEEE)成立了一个委员会，并确定以 PC/AT 总线为标准，称之为工业标准体系结构(IndustryStandardArchitecture，ISA)，即 ISA 总线标准。第8章 总线接口技术为了开发与 IBMPC 兼容的外围设备，行业内逐渐确立了以 IBM PC 总线规范为基础的 ISA 总线。ISA 总线是 8/1

5、6 位系统总线，最大传输速率仅为 8MB/s，允许多个 CPU共享系统资源。由于其兼容性好，ISA 在 20 世纪 80 年代是应用最广泛的系统总线之一。为了充分地发挥 80286 的优良性能，同时又要最大限度地与 PC/XT 总线兼容，ISA总线在原 XT 总线的基础上又增加了一个 36 脚的扩展槽，将数据总线扩展为 16 位，地址总线扩展到 24 位，将中断的数目从 8 个扩充到 15 个，并提供了中断共享功能，而 DMA 通道也由 4 个扩充到 8 个。从此，这种 16 位的扩展总线一直是各制造厂商严格遵守的标准，至今仍广泛地使用。第8章 总线接口技术不过 ISA 总线的弱点也是显而易见

6、的，比如传输速率过低、CPU 占用率高和占用硬件中断资源等。后来在 PC98 规范中，逐渐放弃了 ISA 总线，而 Intel 从 i810 芯片组开始，也不再提供对 ISA 接口的支持。第8章 总线接口技术4.PC/104 总线总线PC/104 总线是超小型 PC 微机所用的总线标准。这种超小型 PC 微机体积小，结构紧凑，在各种工业控制中很受欢迎。它可以嵌入到对体积和功耗要求都很高的产品，例如医疗仪器、实验室仪器、通信设备、商用终端、军用电子设备、机器人等设备之中，因而PC/104 微机常称为嵌入式 PC 机。这种微机有两个总线插头，其中 P 1 有 64 脚，P 2 有 40脚，共有 1

7、04 脚，这也是 PC/104 名称的由来。第8章 总线接口技术PC/104 总线及整机除小型化的结构外，在硬件和软件上与 PC 总线完全兼容，实质上是为了更好地满足工业控制或小型化设备的要求而开发出来的 XT、AT、386、486 的小型化机型。第8章 总线接口技术使用 PC/104 总线的嵌入式 PC 机的有以下三个主要特点:(1)使用超小尺寸的模块，包括 CPU 模板在内，全部功能模板均按 PC/104 标准设计，模板尺寸规定为 90mm96mm，比一般 PC 系列微机主板尺寸要小得多。(2)自堆总线结构，取消了底板和插槽，利用模板上的堆装总线插头座，将各模板堆叠连接在一起，组装紧凑、灵

8、活。(3)总线驱动电流小(6mA)，功耗低(12 W)。为适应小型化要求，各模板都采用VLSI 器件、门阵列、ASCI 芯片及大容量固态盘。第8章 总线接口技术5.EISA 总线总线1988 年，康柏和惠普等 9 个厂商协同把 ISA 扩展到 32 位，这就是著名 的 EISA(ExtendedISA，扩展 ISA)总线。由于 EISA 是从 ISA 发展起来的，而且又与 ISA 兼容，并在许多方面参考了 MCA 的设计，因此受到 PC 机众多厂家及用户的欢迎，成为一种与 MCA 相抗衡的总线标准。第8章 总线接口技术EISA 总线支持新一代智能总线主控技术，使外设控制卡可以控制系统总线，可以

9、实现 32 位内存寻址，实现对 CPU、DMA 和总线控制器的 32 位数据传送，支持突发式传输访问，最高数据传输速率为 33MB/s，支持电子触发中断方式、多处理器和自动配置等。正是由于 EISA 保持了与 ISA 总线的兼容性，从而保护了人们已经在 ISA 总线微机硬件和软件上的巨大投资。第8章 总线接口技术EISA 适合于对总线使用要求较高的系统软件，如 indows、Unix、OS/2 等，也适用于要求数据传输速率高及数据传输量大的应用场合，如高速图形处理、LAN 管理和文件服务应用软件等。可惜的是，EISA 仍旧由于速度有限，并且成本过高，在还没成为标准总线之前，在 20世纪 90

10、年代初就被 PCI 总线所取代了。第8章 总线接口技术6.MCA 总线总线长期以来，16 位的 ISA 总线一直处于统治地位，但随着 80386、80486 等 32 位 CPU的问世，日益显露出 ISA 总线的一些弱点，如 24 位地址线和 16 位数据线与 32 位 CPU 不匹配，传输速率低，不支持自动配置，不支持总线主控技术及缺乏对多处理器支持等。为了解决上述问题，同时也为保护自己的利益，IBM 公司于 1987 年推出了 32 位微通道结构(MicroChannelArchitecture，MCA)总线。第8章 总线接口技术MCA 总线将数据线和地址线都扩展到 32 位，成为标准的

11、32 位扩展总线系统，同时系统的寻址范围增加到 4GB。它的传输速率为 40MB/s，且具有多总线功能，有总线仲裁机构，可支持多任务处理，支持多处理器，具有并行处理能力，具有附加卡定义档案，易于机器识别和系统诊断，具有可编程任选机制，可自动进行系统配置和安装。虽然 MCA 总线有许多优于传统的设计，增加了许多新的特殊功能，甚至连现在最新的 PCI 总线都不具备，但是它不能向后兼容 ISA，而且 IBM 紧紧抓住技术的所有权，一直不肯开放此标准，最后以惨败告终，结束了其短暂的生命历程。第8章 总线接口技术7.VL 总线总线VESA(VideoElectronicsStandardsAssocia

12、tion)是一个专门制定标准的组织，目的是改善 PC 机的视频性能。它在 1992 年引入了 VL(VESALocal)32 位总线，使数据流通速度更接近 CPU 的频率，其操作频率最高可达 60MHz，提高了总体性能。VL 总线协议简单，传输速率高，能够支持多种硬件，如图形加速器、网络适配器及多媒体控制卡的工作。但是，它的规范性、兼容性和扩展性均较差。第8章 总线接口技术VL 总线的扩展总线分成两个部分，前段的 VL 总线插槽以 33MHz 的速度高速运行，而后端仍保持 ISA 的所有特性。VL 总线的数据总线和地址总线通过局部总线与微处理器相连，这样就将数据传输最频繁的数据总线、地址总线与

13、微处理器相连，以达到与微处理器相同的处理速率。这样的连接方式会增加微处理器的负载，即要求微处理器要有较大的功率去驱动 VL 总线。为了防止微处理器因负载太重而不能正常工作甚至被烧毁，所以限制 80486 主板上的 VL 总线插槽不能超过 3 个。第8章 总线接口技术VL 总线是在 ISA 的基础上新增一段插槽，增加了主板的占用面积，但由于设计方面的不足，以及时钟调节出现了问题，再加上不支持总线主控、即插即用等新特性，很快被PCI 所淘汰。第8章 总线接口技术8.PCI 总线总线使用 286 和 386SX 以下 CPU 的电脑似乎和 8/16 位 ISA 总线还能够相处融洽，但当出现了 32

14、位外部总线的 386DX 处理器之后，总线的宽度就已经成为了严重的瓶颈，并影响到处理器性能的发挥。为此，1991 年下半年，Intel 公司首先提出了 PCI(PeripheralComponentIntercon-nect)总线的概念，并与 IBM、Compaq、AST、HP 和 DEC 等公司联合于 1993 年推出 PCI总线。第8章 总线接口技术PCI 总线是外部设备互连总线，PCI 总线目前有 4 个主要的规格，分别支持 32 位和 64位，其下又细分为 3.3V 和 5V 两种信号。PCI 总线和 VL 总线一样都是局部总线的设计。原始的 PCI 规格其时钟与 CPU 同步，但只限

15、于 033MHz 的 486 年代，中央处理器的飞速发展是 PCI 永远都追赶不上的。后来人们采用分频的方法来设定 PCI 的频率，PCI32 的标准速度是 33MHz，PCI64 的标准速度是 66MHz。如果高于额定频率会导致数据传输出错，超频将影响系统的稳定性。32 位 PCI 总线采用 124 针连接器，64 位 PCI 总线用 188 针连接器。第8章 总线接口技术PCI 的设计与 VL 总线有较大的区别。PCI 并没有与微处理器直接相连，而是使用桥路(Bridge)把 PCI 与局部总线连接起来。因此，PCI 是位于微处理器的局部总线与标准扩展总线之间的一种总线结构。由于 PCI

16、是从局部总线中隔离出来的，局部总线信号经过桥路及控制器后，已将 PCI 与局部总线隔开，因而不会出现类似 VL 总线造成微处理器过热的问题。同样，由于 PCI 没有局部总线的负载问题，它允许主板有 10 个芯片组负载。总之，PCI 局部总线具有高性能、兼容性好、不受微处理器品种限制、适合各式机种低成本和高效益及预留发展空间等优点，目前被越来越广泛地应用。第8章 总线接口技术9.AGP 总线总线AGP(AcceleratedGraphicsPort，图形加速接口)是以 66MHzPCIRevision2.1 规范为基础，由英特尔开发的提高视频性能的接口。它使视频处理器与系统主内存直接相连，避免了

17、经过 PCI 总线而造成的系统瓶颈，增加了 3D 图形数据传输速度，而且系统主内存以与视频芯片共享，在显存不足的情况下，调用系统主内存用于存储纹理。第8章 总线接口技术目前，由于 3D 计算变得越来越重要，因此，新型主板几乎都已经加入了对 AGP 的支持。AGP又分为AGP1X、AGP2X 和 AGP4X 三 种，其区别就在于带宽不 同。另外，AGP1X 和 AGP2X 插槽与 AGP4X 插槽略有不同，但AGP4X 插槽可以向下兼容 AGP1X、AGP2X 的显示设备。AGPPro 则是 AGP 的改进型，它使工作站级主板也能利用 AGP 的加速性能，降低了 AGP 所需的电压供应，但没有什

18、么革命性的改变。第8章 总线接口技术10.USB 总线总线1994 年，英特尔、康柏、Digital、IBM、微软、NEC 和北电等 7 家世界著名的计算机和通信公司成立了 USB(UniversalSerialBus，通用串行总线)论坛，历时近 2 年形成了统一意见，于 1995 年 11 月正式制定出 USB0.9 通用串行总线规范，并在 1997 年开始有真正符合 USB 技术标准的外设出现。USB2.0 是目前推出的在支持 USB 的计算机与外设上普遍采用的标准。第8章 总线接口技术USB 是串行接口，支持热插拔和即插即用，适合多媒体数据的传送模式。USB 接口连接方便，可提供功率有限

19、的电源，且其价格便宜。它既可用于低速的外围设备，如键盘、鼠标等，也可用于中速装置，如打印机、数码照相机、调制解调器、扫描仪等。由于速度的限制，USB1.1 无法支持高速 CD R/RW 驱动器或高速视频捕捉设备等设备。使用 USB1.1 连接 USB 的 CD R 驱动器最高只能达到 8 倍速，MPEG2 视频捕捉单元的位速率最高只能达到 6Mb/s。第8章 总线接口技术目前 USB2.0 的应用越来越广泛。USB2.0 向下兼容 USB1.1，数据的传输率可达到 120240Mb/s，同时支持宽带数字摄像设备及下一代扫描仪、打印机及存储设备。在 USB2.0 中，还支持 480Mb/s 这一

20、相当惊人的高速数据传输。连接 USB 的 CD R中可以实现 10 倍速以上的高速数据写入，利用 USB2.0 进行视频捕捉时可进行高画质的录像。第8章 总线接口技术11.IEEE1394IEEE1394 是一种串行接口标准，它允许把电脑、电脑外部设备和各种家电非常简单地连接在一起。IEEE1394 的原型是运行在 AppleMac 电脑上的 FireWire(火线)，由 IEEE采用并且重新进行了规范。它定义了数据的传输协议及连接系统，可用较低的成本达到较高的性能，以增强电脑与硬盘、打印机和扫描仪等外设，以及与数码相机、DVD 播放机和视频电话等消费性电子产品的连接能力。第8章 总线接口技术

21、由于要求相应的外部设备也具有 IEEE1394 接口功能才能连接到 1394 总线上，因此直到 1995 年 Sony 推出的数码摄像机加上了 1394 接口后，它才真正引起人们的广泛注意。采用 1394 接口的数码摄像机可以毫无延迟地编辑处理影像和声音数据，其性能得到了增强。数码相机、DVD 播放机和一般消费性家电产品，如 VCR、HDTV 和音响等都可以利用1394 接口来互相连接。电脑的外部设备，例如硬盘、光驱、打印机和扫描仪等，也可利用1394 接口来传输数据。机外总线将改变当前电脑本身拥有众多附加插卡、连接线的现状，它把各种外设和各种家用电器连接起来。第8章 总线接口技术12.PCI

22、Express 总线总线PCI 总线带宽只有 133MB/s，对于整个电脑架构来说，带宽早已是不堪负荷，处处堵塞。在经历了长达 10 年的修修补补，PCI 总线已经无法满足电脑性能提升的要求，必须由带宽更大、适应性更广、发展潜力更深的新一带总线取而代之，这就是 PCIExpress 总线，因为是第三代输入/输出总线，所以简称 3GIO(ThirdGenerationInput/Output)。因为PCIExpress 的开发代号是 Arapahoe，所以又称为 Arapahoe 总线。第8章 总线接口技术Intel 在 2001 年春季的 IDF 上，正式公布了旨在取代 PCI 总线的第三代

23、I/O 技术，该规范由 Intel 支持的 AWG(Arapahoe WorkingGroup)负责制定。在 2002 年 4 月 17 日，AWG 正式宣布 3GIO1.0 规范草稿制定完毕，并移交 PCI SIG 进行审核，最后被正式命名为 PCIExpress。2002 年 7 月 23 日，PCI SIG 正式公布了 PCIExpress1.0 规范，并且根据开发蓝图，将在 2006 年正式推出 Spec2.0(2.0 规范)。第8章 总线接口技术8.2 ISA 总线总线对早期 的 PC 和 PC/XT 微 机，其 CPU 为 Intel8088，而 PC/AT 微 机 的 CPU 为

24、Intel80286。这几种机型除了采用的 CPU 不同外，其他方面(如中断级别、存储器容量等)也有所不同。但是，ISA 总线是由 PC/XT 总线改进与扩展而来的，它同时具有 8 位和 16位扩展槽结构，并具有向下(与 PC/XT)兼容的特性。第8章 总线接口技术8.2.1 PC/XT 总线总线在采用 8088 作为处理器的第一代通用微型计算机中，系统中的所有其他部件直接与处理器相连(如图 8.1 所示)。处理器作为系统核心，通过 PC 总线对系统中的其他部件进行控制及数据交换。这种 PC 总线称为 XT 总线，它采用了 8 位数据总线和 20 位地址总线，以 CPU 时钟作为总线时钟，可支

25、持 4 通道 DMA 和 8 级硬件中断。第8章 总线接口技术图 8.1 使用 PC/XT 总线的 PC 系统结构第8章 总线接口技术1.信号线定义信号线定义PC/XT 总线配有 62 根引脚(插槽引脚定义如图 8.2 所示)，其对应引脚信号定义的电平，除 12V 电源外，均为 TTL 电平。总线槽口上的信号大体可分为四大类:地址总线(AddressBus)、数据总线(DataBus)、控制总线(ControlBus)、辅助线和电源线。1)地址总线(共 20 根)A 0 A 19:地址总线信号，共 20 位，用来对内部存储器和 I/O 设备进行寻址，可访问1MB 空间内存和 64KB 的 I/

26、O 口。第8章 总线接口技术图 8.2 PC/XT 插槽引脚定义第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术(8)IRQ 2 IRQ 7:中断请求 2 中断请求 7。这 6 个输入信号用来向微处理器发出中断请求，这些信号直接送到系统主板上的 8259 中断控制器，再经 8259 接到 CPU 的中断请求输入端。8259 中断控制器管理中断的优先权，使 IRQ2优先级最高，而 IRQ7优先级最低。如果 IRQ x(x=27)未被屏蔽，该信号的上升沿就产生对 8088 微处理器的中断请求，该请求一直保持高电平，直到微处理器发出一个 INTA

27、信号为止。由于 INTA 信号不在XT 总线上出现，因此中断服务程序中应有一句 I/O 指令，通过一个 I/O 寄存器端口对这一个中断请求信号进行复位。第8章 总线接口技术(9)DRQ 1 DRQ 3:DMA 请求 1DMA 请求 3。这三条线是输入线，高电平有效，是I/O 端口用来申请 DMA 周期的。此信号表示外设要求进入 DMA 周期。当一个外设或接口具有高速传输能力且有大量数据等待传输，而不希望通过微处理器时，即可以启动此信号。这几条信号线直接连到系统板上的 DMA 控制器，由 DMA 控制器进行优先级判别，ROM B10S 将 DMA 控制器初始成为 DRQ 1 优先级最高。第8章

28、总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术(3)OSC:主振输出信号，频率为 14.31818MHz。(4)CLK:PC/XT 内部系统时钟输出，频率为 4.77MHz。(5)电源及地线:5V，12V，地线。第8章 总线接口技术 2.PC/XT 总线分析总线分析CPU 是在统一的时钟信号 CLK 控制下按节拍工作的。它经过读取指令、指令译码和执行指令规定的操作来完成。在这期间至少要和总线发生一次关系，即通过总线对存储器进行读或写，或对 I/O 端口进行读或写。我们把通过总线的这个时间操作过程称为一个总线周期。PC 微机包括两类总线周期，一类是由 CPU 启动的总线

29、周期，另一类是由 DMA 控制器启动的总线周期。由 CPU 启动的总线周期主要有存储器读/写周期、I/O 读/写周期和中断响应周期。第8章 总线接口技术了解系统总线操作时序，对数据采集系统接口电路设计是至关重要的。比如，外设从PC 机取数据，何时才能取到，向 PC 机存储器或寄存器写数据，何时才能送到，必须在时间上准确地控制接口来完成这些操作，以便正确地进行数据交换。接口的控制操作时序依照上述的总线周期进行设计，以便在数据采集系统外设和 PC 机相互间的时间上进行配合。另外，当数据采集系统用于实时控制时，往往要知道一些操作所需要的时间，以便与被控制的过程相配合。根据总线操作时序，可以进行时间的

30、估计。第8章 总线接口技术指令系统中的一些指令，功能类似，但指令长度和执行时间(T 周期数)是不同的，每对存储器或 I/O 端口进行一次访问，就对应一个相应的总线周期，因而了解总线周期，这对于选择适当指令，优化程序也是必要的。第8章 总线接口技术8.2.2 ISA 总线总线ISA 总线支持 24 位地址线、16 位数据线、15 级硬件中断和 7 个 DMA 通道。ISA 总线结构示意图如图 8.3 所示。其中，PCAT/ISA 核心逻辑芯片组中可以实现 7 个 DMA 通道、15 级中断、时间/计数器、总线缓冲器和扩展总线控制等。第8章 总线接口技术图 8.3 ISA 总线结构第8章 总线接口

31、技术 SA 总线扩展插槽由两部分组成，一部分有 62 脚，其信号分布及名称与 PC/XT 总线的扩展槽基本相同，仅有很小的差异;另一部分是 AT 机的添加部分，由 36 脚组成。这 36脚分成两列，分别称为 C 列和 D 列。ISA 总线接口卡的外观如图 8.4 所示，其插槽外观如图 8.5 所示。第8章 总线接口技术图 8.4 ISA 总线接口卡外观第8章 总线接口技术图 8.5 ISA 总线插槽外观第8章 总线接口技术ISA 总线插槽相对于 PC/XT 总线添加的部分信号定义如图 8.6 所示。图 8.6 ISA 总线新增的 36 个信号定义第8章 总线接口技术 ISA 总线的主要特点是，

32、除增加了数条信号线，一并解决了寻址与数据传输上的问题外，同时在总线控制器中增加了缓冲器，可插入等待状态，使微处理器与扩展总线使用的时钟分离，允许扩展总线工作于一个比微处理器低的频率工作环境。PC/AT 总线时钟为8MHz，最佳传输率可达 20MB/s。下面首先讨论一下 ISA 总线的 62 脚插座和 PC/XT 总线的 62 脚插座的差异，然后逐个介绍新增的 36 条信号线的功能。第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术(5)OWS(B 8):在 PC/XT 总线的 62 脚插座中 B 8 位置是一个保留位，未被使用。在ISA 总线中，该位置是一个名为 OWS 的输入信号。

33、OWS 信号告诉微处理器不加任何附加等待周期就能完成当前总线周期。为了在没有等待周期的情况下运行一个 16 位设备的存储器周期，OWS 将被读/写信号和地址译码所驱动。为了在最小的两个等待状况的情况下运行一个 8 位设备的存储器周期，OWS 应在读/写信号和该设备的地址译码有效后被驱动，有效时间为一个系统时钟周期，OWS 为低电平有效，并应由集电极开路或三态驱动器来驱动。第8章 总线接口技术在 ISA 总线周期中，包括存储器读/写周期或 I/O 端口读/写周期，需要三个系统时钟周期。但是 80286 至 80486 的总线周期是两个系统时钟周期，因而 PC/AT 或兼容机自动插入一个等待周期。

34、对 8 位设备的 8 位总线操作需要 6 个时钟周期，包括自动插入的 4 个等待状态，这恰好与 PC/XT 微机的 I/O 端口读写周期相同。因此，PC/XT 微机的扩展接口插卡不作修改就可用于 PC/AT 及其兼容机。在这里，OWS 信号可以用于减少这些自动插入的等待周期数。在 16 位总线操作时，OWS 有效，并可去掉存储器读/写周期中的等待状态，因此 OWS 可以用于 PC/AT 微机与快速 RAM 的接口。第8章 总线接口技术 2.ISA 总线添加的总线添加的 36 脚插座信号脚插座信号ISA 总线扩展槽将 62 脚与 36 脚插座一起，才能真正构成 16 位数据总线，并且可以将地址寻

35、址范围扩大到 16MB。ISA 总线还将中断的数目由 8 个扩充到 15 个，DMA 也增加到 8 个，从而使扩展系统的设计达到更高的水平。(1)D 8 D 15:数据总线高 8 位。D 8 D 15 与 D 0 D 7 一起构成 16 位数据总线，其中 D 0为最低位，D15 为最高值。所有在 I/O 通道上的 8 位设备都应使用 D0 D 7 与 CPU 通信，16位的设备使用 D0 D 15 与 CPU 通信。第8章 总线接口技术(2)LA 17 LA 23:非锁存地址线。这些信号是用来对系统内的存储器和 I/O 设备寻址的。它们使系统具有 16MB 的寻址能力，这些信号在 ALE 为高

36、电平时有效。LA17 LA 23在微处理器周期并不锁存，因此不能在整个周期里有效。它们为一个存储器读/写周期产生译码，这些译出的信息在 ALE 下降沿应被 I/O 接口插卡锁存。在 ISA 添加的 36 脚中所增加的 LA17 LA 23 这 7 根地址线中，LA 20 LA 23 这 4 根地址线是 PC/XT 总线中所没有的，但是 LA17 LA 19 这 3 根地址线与 PC/XT 总线中的地址线是重复的。这是因为在 ISA 总线中 62 脚部分的 20 根地址线是利用锁存器提供的，而锁存过程导致了传送速度降低。所以，在 ISA 总线中，为了提高速度，在 36 引脚插槽上定义了不采用锁存

37、的地址线 LA17 LA 23。第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术(9)DRQ 0、DRQ 5、DRQ 6 和 DRQ 7:这些信号与 DRQ 1 DRQ 3 一起构成 I/O 通道的DMA 请求。这是由外围设备和 I/O 通道上的 CPU 所驱动的异步通道请求信号，以便得到DMA 服务。这里规定 DRQ 0 的优先级最高，RQ 7 的优先级最低。当 DRQ 线变为有效电平时产生一个请求，在相应的 DMA 请求响应线(DACK)变为有效之前，DRQ 线必须保持有效电平。DRQ0 DRQ 3用于 8 位 DMA 传送，DRQ5 DRQ 7用于 16

38、位 DMA 传送。DRQ 4 用在系统板上，而不用在 I/O 通道上。第8章 总线接口技术第8章 总线接口技术 3.ISA 总线分析总线分析ISA 总线共有四类总线周期，即 8 位的总线周期、16 位的总线周期、DMA 总线周期和刷新总线周期。16 位的总线周期比 8 位的总线周期具有更高的操作速度。ISA 总线上有关信号时序与 PC/XT 总线相似，工作过程也类似。下面着重介绍 16 位的存储器总线周期和 16 位的 I/O 总线周期时序。第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术8.3 PCI 总线总线PCI(P

39、eripheralComponentInterconnect)总线是描述如何通过一个结构化和可控制的方式把系统中的外设组件连接起来的一个标准。PCI 总线是目前局部总线应用最广的技术之一。它有四个主要的标准规格，分别支持 32 位与 64 位，其下又分成 3.3V 与 5V 两种信号。第8章 总线接口技术PCI 亦为局部总线结构，运行在 33MHz 下的 PCI，其数据传输率可达 133MB/s，而64 位的 PCI 最大数据传输率可达 266MB/s，足够运用在高速信号采集与处理和实时控制系统中。PCI 扩展总线的自动配置(AutoConfiguration)功能，使用户在安装接口卡时，无需

40、拨动开关或跳线，而将一切资源初始设置交给 BIOS 处理。第8章 总线接口技术PCI 与微处理器之间不直接相连，而是使用电子桥接器连接 PCI 与局部总线。PCI 是位于处理器的局部总线与标准扩展总线间的一种总线结构。PCI 以桥接/内存控制器与微处理器的局部总线隔离，这就允许 PCI 总线处理较多的外围设备，而不增加微处理器的负担。运用桥接器隔离微处理器与 PCI，同时也消除了数据交换时可能会发生的延迟问题。Intel 公司设计的芯片组巧妙地使用了读/写缓冲区。在数据变换时，微处理器可将数据交给 PCI 控制器，PCI 控制器再将这些数据存入缓冲区，让微处理器可以很快地执行下一条指令，而不必

41、等到整个数据传输操作完成。第8章 总线接口技术8.3.1 PCI 总线的主要性能总线的主要性能PCI 总线的主要性能如下:支持 10 台外设。总线时钟频率为 33.3MHz/66MHz。最大数据传输速率为 133MB/s。时钟同步方式与 CPU 及时钟频率无关。总线宽 32 位(5V)/64 位(3.3V)。能自动识别外设。特别适合与 Intel 的 CPU 协同工作。第8章 总线接口技术PCI 还具有其他特点，具体包括:具有与处理器和存储器子系统完全并行操作的能力。具有隐含的中央仲裁系统。采用多路复用方式(地址线和数据线)，减少了引脚数。支持 64 位寻址完全的多总线主控能力。提供地址和数据

42、的奇偶校验。可以转换 5V 和 3.3V 的信号环境。第8章 总线接口技术8.3.2 PCI 总线系统结构总线系统结构PCI 总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI 是在 CPU 和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持 10 种外设，并能在高时钟频率下保持高性能。PCI 总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。第8章 总线接口技术图 8.7 是一个基于 PCI 总线的系统逻辑图。PCI 总线和 PCI PCI 桥(bridge)是

43、将系统组件联系在一起的“粘合剂“。CUP 和 Video 设备连接主要的 PCI 总线 PCI 总线 0。一个特殊的 PCI 设备 PCI PCI 桥把主总线连接到次 PCI 总线 PCI 总线 1。按照 PCI规范的术语，PCI 总线 1 是 PCI PCI 桥的下游(Downstream)，而 PCI 总线 0 是 PCI PCI桥的上游(Upstream)。连接在次 PCI 总线上的是系统的 SCSI 和以太网设备。物理上桥、次要 PCI 总线和这两种设备可以在同一块 PCI 卡上。系统中的 PCI ISA 桥可支持老的、遗留的 ISA 设备。图 8.7 中还给出了一个超级 I/O 控制

44、芯片，用于控制连接在 ISA 口上的键盘、鼠标和软驱。第8章 总线接口技术图 8.7 基于 PCI 总线的系统逻辑第8章 总线接口技术8.3.3 PCI 总线信号定义总线信号定义在一个 PCI 应用系统中，如果某个设备取得了总线控制权，就称其为“主设备”，而被主设备选中以进行通信的设备称为“从设备”或“目标设备”。对于相应的接口信号线，通常分为必备信号线和可选信号线两大类。为了进行数据处理、寻址、接口控制和仲裁等系统功能，PCI 接口要求作为目标的设备至少需要 47 条引脚，若作为主设备则需要 48 条引脚。可选引脚 51 条(主要用于 64 位扩展、中断请求、高速缓存支持等)。PCI 总引脚

45、数共有 120 条(包含电源、地、保留引脚等)，如图 8.8 所示。下面按功能分组进行说明。第8章 总线接口技术图 8.8 PCI 总线信号定义第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术 7)高速缓存(Cache)支持信号为了 使 具 有 可 缓 存 功 能 的 PCI 存 储 器 能 够 和 贯 穿 写(Write-Through)或 回 写(Write-Back)的 Cach

46、e 相配合工作，可缓存的 PCI 存储器应该能实现两条高速缓存支持信号作为输入。如果可缓存的存储器位于 PCI 总线上，那么连接回写式 Cache 和 PCI 的桥路必须要利用两条引脚，且作为输出，而连接贯穿写式 Cache 的桥只需要实现一个信号。上述两个信号的定义如下:第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术8.3.4 PCI 总线分析总线分析PCI 的总线传输机制是突发成组传输。一个突发分组由一个地址周期和一个(多个)数据周期组成。PCI 支持存储器空间和 I/O 空间的突发传输。这里的突发传输是指主桥(位于主处理器和 PCI

47、总线之间)可以将多个存储器的写访问在不产生副作用的前提下合并为一次传输。一个设备通过将基址寄存器的预取位置 1，来表示允许预读数据和合并写数据。一个桥可利用初始化时配置软件所提供的地址范围，来区分哪些地址空间可以合并，哪些不能合并。第8章 总线接口技术当遇到要写的后续数据不可预取或者一个对任何范围的读操作时，在缓冲器的数据合并操作必须停止并将以前的合并结果清洗。但其后的写操作，如果是在预取范围内，便可与更后面的写操作合并，但无论如何不能与前面合并过的数据合并。只要处理器发出的一系列写数据(双字)所隐含的地址顺序相同，主桥路总是可以将它们组成突发数据，但由于从处理器中发出的 I/O 操作不能被组

48、合，因此这种操作一般只有一个数据周期。第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术图 8.9 PCI 总线读操作时序第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术 2.PCI 总线的编址总线的编址PCI 定义了三个物理地址空间:存储器地址空间、I/O 地址空间和配置地址空间，前两个是一般总线都有的通用空间，第三个是用以支持 PCI 硬件配置的空间。PCI 总线的编址是分布式的，每个设备都有自己的地址译码，从而省去了中央译码逻辑。PCI 支持两种类型的设备地址译码:正向译码和负向译码。所

49、谓正向译码就是每个设备都监视地址总线上的访问地址是否落在它的地址范围内，因而速度较快。而负向译码是指该设备要接受未被其他设备在正向译码中接受的所有访问，因此这种译码方式只能由总线上的一个设备来实现。第8章 总线接口技术第8章 总线接口技术第8章 总线接口技术 2)内存地址空间在存储器访问中，所有的目标设备都要检查 AD0、AD 1，要么提供所要求的突发传输顺序，或者执行目标设备断开操作。对于所有支持突发传输的设备都应能实现线性突发性传输顺序，而高速缓存的行切换不一定实现。在存储器地址空间，用 AD2 AD 31 译码得到一个双字地址的访问。在线性增长方式下，每个数据周期过后地址按一个 DWOR

50、D(4 个字)增长，直到对话结束。在存储器访问期间，AD0 和 AD 1 的含义为:当 AD 0 AD 1 为 00 时，突发传输顺序为线性增长方式;AD0 AD 1 为 01 时，为高速缓存行切换方式;AD 0 AD 1 为 1X 时，为保留。第8章 总线接口技术 3)配置地址空间在配置的地址空间中，要用 AD2 AD 7将访问落实到一个 DWORD 地址。当一个设备收到配置命令时，若 IDSEL 信号成立，且 AD 0 AD 1为 00，则该设备即被选为访问的目标，否则就不参与当前的对话。如果译码出来的命令符合某桥路的编号，且 AD 0 AD 1为01，则说明配置访问是对该桥后面的设备。第