1、第第2章章 逻辑门电路逻辑门电路 本章主要内容：本章主要内容： 2.1 基本逻辑门电路基本逻辑门电路 2.2 CMOS逻辑门电路逻辑门电路 2.3 TTL逻辑门电路逻辑门电路 2.4 ECL电路电路 2.5 CMOS电路与电路与TTL电路的接口电路的接口 2.1 基本逻辑门电路基本逻辑门电路 2.1.1二极管门电路二极管门电路 1.二极管与门电路二极管与门电路 用二极管实现的与门电路如图用二极管实现的与门电路如图2-1所示，所示，A、B为两个输入为两个输入逻辑变量，逻辑变量，F为输出逻辑函数。为输出逻辑函数。+VCC R F D1A D2BB&AF（b）逻辑符号 （a）电路原理图2-1 二极管
2、与门电路分离元件门电路分离元件门电路 二极管与门二极管与门uA uB uF 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V 2.二极管或门电路 用二极管实现的或门电路如图2-3所示，A、B为两个输入逻辑变量，F为输出逻辑函数。A D1B D2 FRF1BA（b）逻辑符号 （a）电路原理图2-3 二极管或门电路二极管或门二极管或门 2.1.2晶体管非门电路 用NPN型晶体管实现的非门电路如图2-5所示，A为输入逻辑变量，F为输出逻辑函数。 1 A F （b）逻辑符号 A FRC+VCC-VBBR1R2B（a）电路原理图 2-5 晶体管非门电路 例2-1 在
3、图2-5(a)所示的电路中，若+Vcc=+5V，-VBB=-5V，RC=1k，R1=4.7k，R2=10k，晶体管的电流放大系数=20，饱和压降VCES =0.1V，输入的高、低电平分别为VIH=5V，VIL=0V，试计算输入为高电平和低电平时对应的输出电平。 解：首先由图2-5(a)示电路求出b、e两端断开时B点电位vB。当三极管的b、e两端断开时，电阻R1 与R2串联，故B点电位vB为510107 . 45BB221BBIIBvVRRRVvv 当vI=VIL=0V时，由式（2-1）得到V6 . 1510107 . 450BB221BBIVRRRVvvB这时，将晶体管的这时，将晶体管的b、e
4、两端接入电路，由于加两端接入电路，由于加在在b、e上的是反向电压，故晶体管截止，上的是反向电压，故晶体管截止，iC=0，输出电压输出电压vO=+VCC=+5V，所以输出为高电平。，所以输出为高电平。 当vI=VIH=5V时，由式（2-1）得到V8 . 15107 .1455510107 . 45IBB221BBIvVRRRVvvB 这时将晶体晶体管的b、e两端接入电路，则加在b、e上的是正向电压，晶体晶体管导通， b、e上的电压为0.7V，则B点电位vB=0.7V。 此时基极电流iB为mA345. 01057 . 07 . 47 . 052BBB1BIHBRVvRvVi 而晶体晶体管深度饱和时
5、的基极电流IBS为mA25. 01201 . 05CCESCCBSRVVI因为因为iBIBS，故晶体管处于深度饱和状态，输出电压，故晶体管处于深度饱和状态，输出电压vO=VCES=0.1V0V，输出为低电平。，输出为低电平。场效应晶体管的分类场效应晶体管的分类场效应晶体管场效应晶体管(Field Effect Transistor)与双极性晶体管不与双极性晶体管不同，导电过程中只有一种载流子参与，所以又称为单极型晶体同，导电过程中只有一种载流子参与，所以又称为单极型晶体管。管。场效应晶体管场效应晶体管(FET)按按结构分为两类，结构分为两类，EFT结型结型(JFET)绝缘栅型绝缘栅型(JGFE
6、T)金属氧化物金属氧化物场效应管场效应管(MOSFET)按导电载流子类型分为按导电载流子类型分为N沟道沟道N沟道沟道P沟道沟道P沟道沟道对于对于MOSFET按沟道的变化，还分为增强型和耗尽型两种。按沟道的变化，还分为增强型和耗尽型两种。耗尽型耗尽型增强型增强型耗尽型耗尽型增强型增强型2.2 CMOS逻辑门电路 2.2.1 MOS管及其开关模型管及其开关模型 1. MOS管管N+N+S源极源极G栅极栅极D漏极漏极P型硅衬底型硅衬底二氧化硅绝缘层二氧化硅绝缘层金属铝金属铝B铝铝N沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管（2）工作原理）工作原理UGS=0时，时，ID=0GDSBNMOS电路符
7、号电路符号N+N+SGDP型硅衬底型硅衬底BUGSEG耗尽层耗尽层继续增大继续增大UGS反型层反型层UGS越大，反型层中的自由越大，反型层中的自由电子浓度越大，沟道越宽，电子浓度越大，沟道越宽，导电能力越强。将开始形成导电能力越强。将开始形成反型层所需的反型层所需的UGS值称为开值称为开启电压启电压UGS(th)，其值约为，其值约为210V之间。之间。在漏源之间加上正向电压在漏源之间加上正向电压UDS便会产生漏极电流便会产生漏极电流IDUDSIDEDID的大小受的大小受UGS控制。控制。利用利用N型沟道（型沟道（P型衬底）导型衬底）导电，其导电能力依靠栅极正偏电压来增强，故称电，其导电能力依靠
8、栅极正偏电压来增强，故称N沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管P沟道沟道MOS管和管和N沟道沟道MOS管的主要区别在于作为衬底的材管的主要区别在于作为衬底的材料不同，料不同，PMOS管的反型层为管的反型层为P型，相应的沟道为型，相应的沟道为P沟道。沟道。P+P+S源极源极G栅极栅极D漏极漏极N N型硅衬底型硅衬底二氧化硅绝缘层二氧化硅绝缘层金属铝金属铝B铝铝P P沟道增强型绝缘栅场效应管沟道增强型绝缘栅场效应管 P沟道沟道MOS场效应晶体管场效应晶体管对耗尽型对耗尽型PMOS 管，在二氧化管，在二氧化硅绝缘层中掺入的是负离子。硅绝缘层中掺入的是负离子。使用时，使用时，UGS，UDS
9、的极性的极性与与NMOS管相反，管相反，增强型增强型PMOS管管 的开启电压为负的开启电压为负值，而耗尽型的值，而耗尽型的PMOS管管的夹断电压为正值。的夹断电压为正值。gdsbbdddsssggg（a）（ b）（c）（ d）图2-6 MOS管的表示符号 （a）N沟道增强型MOS管表示符号 （b）P沟道增强型MOS管表示符号 （c）NMOS管简化表示符号 （d）PMOS管简化表示符号2. MOS管的开关模型管的开关模型 2.2.2 CMOS反相器反相器 1. CMOS反相器的电路结构反相器的电路结构 NMOS管和管和PMOS管以互补的方式共用就形管以互补的方式共用就形成成CMOS逻辑。逻辑。V
10、DDVssAFT2（P）T1（N）（b）逻辑符号 （a）电路原理图图2-8 CMOS反相器 1 A F 2.CMOS反相器的工作原理反相器的工作原理 由上述分析可见，输入电压为由上述分析可见，输入电压为0V时，输出时，输出电压为电压为5V；输入电压为；输入电压为5V时，输出电压为时，输出电压为0V，该电路具有反相器的功能。，该电路具有反相器的功能。 还可用开关模型来说明还可用开关模型来说明CMOS反相器的工反相器的工作原理。当输入端为低电平时，各开关为作原理。当输入端为低电平时，各开关为正常状态，如图正常状态，如图2-9(a)所示，故输出端为高所示，故输出端为高电平（电平（VDD=5.0V）；
11、当输入端为高电平时，）；当输入端为高电平时，各开关转变为其常态的相反状态，如图各开关转变为其常态的相反状态，如图2-9(b)所示，故输出端为低电平（所示，故输出端为低电平（0V）。）。 2.2.3 CMOS与非门与非门 1. CMOS与非门的电路结构与非门的电路结构 CMOS与非门如图与非门如图2-10所示。两个所示。两个NMOS管管T1和和T3串联作为工作管，两个串联作为工作管，两个PMOS管管T2和和T4并联作为负载管。并联作为负载管。F&AB（b ）逻辑符号 F B A V DD (a)电路 原理图 (T4P)T2(P)T1(N)T3(N)图10 CMOS与非门2- 2.CMOS与非门的
12、工作原理与非门的工作原理 BAF 同样可用开关模型来说明同样可用开关模型来说明CMOS与非门的工作原理，如图与非门的工作原理，如图2-11所示。所示。 要得到多输入端要得到多输入端CMOS与非门电路，与非门电路， 只要增加图只要增加图2-10示电路中串、并联示电路中串、并联MOS管管 的数目便可得到。一个的数目便可得到。一个3输入输入CMOS与非门，与非门，如图如图2-12所示。所示。F&ABC（b）逻辑符号FBATT1(N )3(N )T2(P )T4(P )VD DCT5(N )T6(P)(a)电路原理图图2-12 3输入CMOS与非门 在理论上，在理论上，CMOS与非门可以有很多个输入端
13、，与非门可以有很多个输入端，k个输入端个输入端CMOS与非门要使用与非门要使用k个串联的个串联的NMOS管管和和k个并联的个并联的PMOS管。管。 但实际上串联的但实际上串联的MOS管管“导通导通”电阻的可加性限电阻的可加性限制了制了CMOS门的输入端数目，一般来说，最多可门的输入端数目，一般来说，最多可有有6个输入端。多输入端的个输入端。多输入端的CMOS与非门把几个少与非门把几个少输入的门电路级联而构成。例如，一个输入的门电路级联而构成。例如，一个8输入输入CMOS与非门的逻辑结构如图与非门的逻辑结构如图2-13所示。所示。4输入与输入与非门、非门、2输入或非门以及反相器的总延迟时间，仍输
14、入或非门以及反相器的总延迟时间，仍比单级的比单级的8输入与非门的延迟时间短。输入与非门的延迟时间短。&ABCD&EFGH 1F1F&ABCDEFGH(b）逻辑符号(a)电路原理 图2-13 8输入CMOS与非门 2.2.4 CMOS或非门或非门 即即BAFF1BA（a）电路原理 （b）逻辑符号 图2-14 CMOS或非门 F B A T 1 ( N ) T 4 ( P ) T 2 ( P ) V D D T(N)3 要得到一个多输入端的要得到一个多输入端的CMOS或非门或非门 电路，只要在图电路，只要在图2-14示示2输入输入CMOS或非门或非门的基础上，适当增加串并联的基础上，适当增加串并联
15、MOS管的数量管的数量即可。例如即可。例如k个输入端个输入端CMOS或非门，用或非门，用k个并联的个并联的NMOS管和管和k个串联的个串联的PMOS管组管组成。成。 在理论上，在理论上，CMOS或非门可以有很多个输或非门可以有很多个输入端，但实际上串联入端，但实际上串联MOS管管“导通导通”电阻电阻的可加性限制了的可加性限制了CMOS门的输入端个数，门的输入端个数，一般或非门最多可有一般或非门最多可有4个输入端。个输入端。 &ABCDEFGHF1FABCDEFGH（ b ）逻辑符号 (a)电路原理 图2-15 8 输入或 非门 1 11 11 1CMOS 2.2.5 其他类型的其他类型的CMO
16、S门电路门电路 1.CMOS传输门传输门 CMOS传输门是利用结构上完全对称的传输门是利用结构上完全对称的PMOS管和管和NMOS管按闭环互补形式接成的，管按闭环互补形式接成的，如图如图2-16 (a) 所示。所示。CMOS传输门同传输门同CMOS反相器一样，也是构成各种逻辑电路的一反相器一样，也是构成各种逻辑电路的一种基本单元电路。种基本单元电路。T GBCT GACT1(N ) T2(P) VD D CCABsd（b）逻辑符号 (a)电路原理图 图2-16 CMOS传输门 由上述分析可知，传输门的导通条件是互补控制端C为高电平、 为低电平。 由于T1、T2管的结构形式是对称的，即漏极和源极
17、可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端可以互换。C 传输门的一个重要用途是作模拟传输门的一个重要用途是作模拟开关，开关， 用来传输连续变化的模用来传输连续变化的模拟电压信号。这是一般的逻辑门拟电压信号。这是一般的逻辑门不能实现的。模拟开关的基本电不能实现的。模拟开关的基本电路是由路是由CMOS传输门和传输门和CMOS反反相器组成的，如图相器组成的，如图2-18所示。和所示。和CMOS传输门一样，它也是双向传输门一样，它也是双向器件。当控制端器件。当控制端C为高电平时，为高电平时，模拟开关导通，模拟开关导通，BA；当；当C为低为低电平时，模拟开关截止，输出和电平时，模拟开
18、关截止，输出和输入之间断开。输入之间断开。 TGBCCACC1TG图2-18 模拟开关C 2.CMOS三态输出门三态输出门 三态输出门三态输出门(Three-State Logic，TS）是）是由普通门电路加上控制电路构成的。由普通门电路加上控制电路构成的。CMOS三态门的电路结构大体上有以下三三态门的电路结构大体上有以下三种形式。种形式。 （1）电路结构是在）电路结构是在CMOS反相器上增加反相器上增加一个一个NMOS（T1）、一个）、一个PMOS（T4）和一）和一个非门，如图个非门，如图2-19（a）所示。）所示。T2(N)T3(P)T4(P)VDDAF1T1(N)EN（a）电路原理1AE
19、NF（b）国标符号EN A F （c）国际符号A F EN （d）惯用符号图2-19 CMOS三态门电路 当控制端当控制端 =0时，时， T1和和T4同时导通，电路的工同时导通，电路的工作状态和普通的反相器没有区别，作状态和普通的反相器没有区别，F= 而当控制端而当控制端 =1时，时，T1和和T4同时截止，所以输同时截止，所以输出呈高阻态。这样输出端就有三种可能出现的出呈高阻态。这样输出端就有三种可能出现的状态：高电平、低电平和高阻态，故将这种门状态：高电平、低电平和高阻态，故将这种门电路叫做三态输出门。因为该电路在电路叫做三态输出门。因为该电路在 =0时为时为正常的工作状态，所以称控制端为低
20、电平有效。正常的工作状态，所以称控制端为低电平有效。 ENAENEN （2）在CMOS反相器上增加一 个控制管（T3）和一个或非门，如图 2-20（a）所示。或者在CMOS反相器上增加一个控制管（T3）和一个与非门，如图2-20（b）所示。VDDVssF 1AT1(N)T2(P)T3(P)EN（a）用或非门控制VDDVssFT1(N)T2(P)T3(N)EN&A（b）用与非门控制图2-20 CMOS三态门电路 （3）在CMOS反相 器的输出端串入一个CMOS模拟开关， 作为输出状态的控制开关，如图2-21所示。VDDFTGTG1AENT1(N)T2(P)图2-21 CMOS三态门电路 3.漏极
21、开路的漏极开路的CMOS与非门与非门 漏极开路（漏极开路（Open Drain output，OD）门是在）门是在CMOS与非门电路的基础上省去了有源负载与非门电路的基础上省去了有源负载（两个（两个PMOS管和电源），管和电源）， 如图如图2-22（a）所）所示。示。AFBT1(N)T2(N)A B & F（b）逻辑符号(a)电路原理图2-22 漏极开路的CMOS门电路 OD门的工作原理门的工作原理 OD门电路工作时需要门电路工作时需要外接负载电阻外接负载电阻RL和电和电源源ED，如图，如图2-23所示。所示。AFBT1( N)T2( N)EDLR 图2-23漏极开路CMOS门的工作电路BAF
22、FB = 0A = 1TT1( N )3( N )T2( P )T4( P )VD DB= 1A= 1T 1( N )2VD DF= 0T ( P )T 3( N )T 4(P )F = 1I图2-24 CMOS门电路输出端并联的电路 漏极开路输出门（OD门）弥补了普通的CMOS门电路的不足，可以实现线与逻辑、驱动发光二极管和其他器件、实现电平转换等。 实现线与逻辑 多个OD门的输出端接在一起，实现与逻辑，故称线与。 将几个OD与非门的输出端直接连在一起，再通过负载电阻RL接到电源上，如图2-25所示。当所有的OD门的输出为高电平时，连线输出为高电平。而任何一个OD门的输出为低电平时，连线输出
23、都为低电平。 因为 ， 所以111BAF 222BAF 221121BABAFFF 实现电平转换实现电平转换 在数字系统的接口（与外部设备相联系的电在数字系统的接口（与外部设备相联系的电路）需要有电平转换的时候，常用路）需要有电平转换的时候，常用OD门实现，门实现，如图如图2-26所示。所示。 A1 & & RLEDFA2B1B2F1F2图2-25 OD门实现线与逻辑 电路 RL A B F &ED - 62图2OD 门实现电平转换电路驱动发光二极管驱动发光二极管 OD门可驱动发光二极管，如图门可驱动发光二极管，如图2-27所示。当输所示。当输入端入端A、B有一个为低电平或都为低电平时，与非有
24、一个为低电平或都为低电平时，与非门的输出端为高电平，发光二极管截止。当输入门的输出端为高电平，发光二极管截止。当输入端端A、B都为高电平时，与非门的输出端为低电平，都为高电平时，与非门的输出端为低电平，发光二极管导通。要使发光二极管正常发光，必发光二极管导通。要使发光二极管正常发光，必须选择合适的限流电阻须选择合适的限流电阻R。ED R (+5V) A B F & 图2- 27OD 门驱动发光二极管D 负载电阻RL的选择 例如，将m个OD门的输出端并联，驱动n个CMOS门，如图2-28所示。外接负载电阻RL一定要合适。 负载电阻RL最小值的计算 OD门的负载电阻的最小值由漏极开路输出的 最大吸
25、收电流IOL（max）决定。当输出端为低电平时, 如图2-28(a)所示。此时，流过负载电阻RL的电流加上所驱动门的输入电流之和，不能超过输出低电平的驱动能力IOL（max），即IR+nIISIOL（max）。由于流过负载电阻RL的最大值IR（max）为： IR（max）=IOL（max）-nIIS 假设OD门的输出端的低电平VOL为0V，则RL的最小值应为： RLmin= =(max)RDIEISOLDnIIE(max) 负载电阻RL最大值的计算 当输出端为高电平时，如图2-28(b)所示。 此时，输出端的低电平不能低于VOH（min），即 。VR由线输出的高电平输出漏电流和所驱动门的高电平
26、输入电流决定，即VR=(mIOH(max)+pIIH)R。因此，RL的最大值应为： 最后根据RLmin和RLmax来选择负载电阻RL值，即： RLminRLRLmaxIHOHOHDLIpImVER(max)(min)max1 & & & 1 & & RLED10000mnIRIO LIISIISIISVO L(a) OD门输出端为低电平 (b) OD门输出端为高电平 图2-28 m个OD门驱动n个CMOS门0 & & & 1 & & RLED00000mpIRIOHIOHIOHIIHIIHIIHIIHIIHIIHVO Hn2.2.6 高速高速CMOS门电路门电路 高速CMOS门电路主要有54系
27、列军用产品和74系列民用产品。54系列和74系列的环境温度不同，74系列的工作温度是-4085，54系列的工作温度是-55125。54系列的制造方法与74系列相同，只是检测、筛选和标号不同，还有许多额外的说明资料，当然价格也高些。使用时可以根据不同的条件和要求选择不同类型的产品。 2.2.7 低电压CMOS门电路 随着IC工业的发展，CMOS门电路向低电 压方向发展，一方面晶体管的规模越来越小， MOS管的栅极和源极、漏极之间的绝缘氧化层变得更薄，不能隔离高达5V的电压差，使得CMOS门向低电源电压方向发展；另一方面CMOS门的动态功耗（PC=CLfV2DD），为了减小动态功耗，也使得CMOS
28、门向低电源电压方向发展。因此，JEDEC（Joint Electron Device Engineering Councile，联合电子器件工程委员会）选择3.3V0.3V、2.5V0.2V、1.8V0.15V作为今后CMOS门电路的标准逻辑电源电压。JEDEC标准还指定了工作于这些电源电压的器件输入输出逻辑电压，如图2-31所示。 0.4V3.3V1.5V0.0VVDDVOHVIHVTVILVOLGND0.4V1.2V2.5V0.0VVDDVOHVIHVTVILVOLGND0.7V2.0V1.7V2.4V0.8V2.0V0.45V1.2V0.0VVDDVOHVIHVTVILVOLGND0.6
29、5V1.8V1.45V0.9V（a）3.3V CMOS （b）2.5V CMOS （c）1.8V CMOS 图2-31逻辑电平的比较 2.2.8 CMOS门电路的技术参数门电路的技术参数 1.CMOS稳态电气特性稳态电气特性 （1）逻辑电平和噪声容限）逻辑电平和噪声容限 CMOS反相器的输入反相器的输入-输出电压传输特性如图输出电压传输特性如图2-32所示。图中所示。图中X轴上的输入电压从轴上的输入电压从0至至5V变化，变化， Y轴上轴上标出的是相应的输出电压标出的是相应的输出电压 5.0 0 0 1.5 3.5 5.0 v 3.51.5O/VvI/V图2-32 CMOS反相器的电压传输特性
30、图2-32所示的传输特性只是一个实例。随着电源电压、温度和输出负载的变化，传输特性曲线将随之变化。 工程实践表明，CMOS门电路的低电平和高电平值与电源电压VDD与“地”有关，其中VOH（min）=VDD-0.1V，VIH（min）=0.7VDD，VIL（max）=0.3VDD，VOL(max)=“地”+0.1V，如图2-33所示。VDD0.7VDD0.3VDD地VOL（max）VIL（max）VIH（min）VOH（min）不正常状态低电平高电平 图2-33 HC系列CMOS器件的逻辑电平 图图2-34给出了噪声容限定义的示意图。在将许多给出了噪声容限定义的示意图。在将许多门电路互相连接组成
31、系统时，前一级门电路的输门电路互相连接组成系统时，前一级门电路的输出就是后一级门电路的输入。对后一级门电路而出就是后一级门电路的输入。对后一级门电路而言，输入为高电平时的噪声容限言，输入为高电平时的噪声容限VNH是前一级门是前一级门电路的最小输出高电平与后一级门电路的最小输电路的最小输出高电平与后一级门电路的最小输入高电平之差，即入高电平之差，即 VNH=VOH（min）-VIH（min） 同理，输入为低电平时的噪声容限同理，输入为低电平时的噪声容限VNL是后一级是后一级门电路的最大输入低电平与前一级门电路的最大门电路的最大输入低电平与前一级门电路的最大输出低电平之差，即输出低电平之差，即 V
32、NL=VIL（max）-VOL(max) （min）VIL（max）VOH（min）VOL（max）0输出1输出0输入1输入VIVIHVNHVNL11VOVOVI 图2-34 输入噪声容限示意图 （2）CMOS反相器的输出特性反相器的输出特性 输出为低电平时的输出特性输出为低电平时的输出特性 当反相器输人为高电平时，其输出为低电平。 NMOS管为导通状态,如图2-35(a)所示 ，输出特性如图2-35(b)所示。 VD DAVO LRLIO LIDVIHIOL/m A /V 0 V=DD5V10V15VVOLVOL(m ax)IOL(m ax)(a) CMOS反相器的工作状态 （b）输出特性
33、图2-35 CMOS反相器低电平时的输出特性 输出为高电平时的输出特性输出为高电平时的输出特性 当反相器输入端为低电平时，其输出端为高电平。当反相器输入端为低电平时，其输出端为高电平。CMOS反相器中反相器中PMOS管处于导通状态，管处于导通状态，NMOS管为截止状态管为截止状态,如图如图2-36(a)所示，输出特性如图所示，输出特性如图2-36(b)所示。所示。 VD DRLVO HIO HAVILIOH/m A /V 0 V=DD5V10V15VVDDVOHVOH(m in)IOH (m ax)(a) CMOS反相器的工作状态 （b）输出特性 图2-36 CMOS反相器输出高电平时的输出特
34、性 CMOS反相器的带负载能力 CMOS反相器的输出端接上负载后，有灌电流负载和拉电流负载。带负载能力是指带负载电流大小的能力。有时用扇出系数No来表示。No为带同类门的最大数目。扇出系数不仅取决于输出端的特性，还取决于它驱动的门电路输入端的特性。扇出系数的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。 例例2-3 在图2-37示电路中，试计算门G1最多可以驱动多少个同样的门电路负载。这些门的参数见表2-5。要求G1门输出的高、低电平满足VOH4.4V，VOL0.1V。 & 1 1 1 G2G1G3vOn图2-37例2-3图 解解（1）计算保证VOL0.1V时可以驱动的门的个数NOL
35、。 由表2-5查到，VOL=0.1V时的最大负载电流IOL=20A，输入低电平时最大输入电流IIL=1A。此时，G1的负载电流是所有负载门的输入电流之和图2-37 IOL=NOLIIL NOL20 即可以驱动20个门。 （2）计算保证VOH4.4V时可以驱动的门的个数NOH。 由表2-5查得，VOH=4.4V时的最大负载电流IOH = 20A， 输入高电平时最大输入电流IIH=1A。此时，G1的负载电流是所有负载门的输入电流之和 IOH=NOHIIH NOH20 故G1最多可以驱动20个同样的门电路负载。 2.3 TTL逻辑门电路逻辑门电路 2.3.1 TTL与非门与非门 最常用的最常用的TT
36、L与非门的典型电路如图与非门的典型电路如图2-42所示，它包所示，它包括输入级、中间级和输出级。输入级由多发射极晶体括输入级、中间级和输出级。输入级由多发射极晶体管管T1和电阻和电阻R1组成，实现与逻辑功能。中间级由电阻组成，实现与逻辑功能。中间级由电阻R2、R3和晶体管和晶体管T2组成，它的主要作用是从组成，它的主要作用是从T2的集电的集电极极c和发射极和发射极e同时输出两个相位相反的信号，分别驱同时输出两个相位相反的信号，分别驱动晶体管动晶体管T3和和T5。输出级由电阻。输出级由电阻R4、R5和晶体管和晶体管T3、T4、T5组成，组成，T5是反相器，是反相器，T3、T4组成复合管构成射组成
37、复合管构成射随器，它作为随器，它作为T5的有源负载，又与的有源负载，又与T5构成推拉式电路。构成推拉式电路。减少输出电阻，提高减少输出电阻，提高TTL与非门的带负载能力。与非门的带负载能力。T4 A BR13kT3T2F R4100+VCC(+5V)T5R2750R3360R53kCT12- 42 TTL与非门的典型电路与非门的典型电路2.3 TTL逻辑门电路逻辑门电路 2.3.1 TTL与非门与非门 只要输入有一个及一个以上为低电平，输出就为只要输入有一个及一个以上为低电平，输出就为高电平；只有输入都为高电平时，输出才为低电高电平；只有输入都为高电平时，输出才为低电平。所以该电路实现与非逻辑
38、，即。平。所以该电路实现与非逻辑，即。CBAF2.3.2 TTL与非门的电压传输特性及噪声容限与非门的电压传输特性及噪声容限 1.TTL与非门的电压传输特性与非门的电压传输特性 电压传输特性是描述输出电压电压传输特性是描述输出电压vO与输入电压与输入电压vI之之间对应关系的曲线，如图间对应关系的曲线，如图2-43所示。所示。 vO/V 1 2 2 1 3 0 3.60.51.52.5Iv /V3ABCDEVT图图2-43 TTL与非门的电压传输特性与非门的电压传输特性 直流噪声容限直流噪声容限 从电压传输特性上看，当输入信号偏离正常的低电从电压传输特性上看，当输入信号偏离正常的低电平而升高时，
39、输出的高电平并不立刻下降；输入信号平而升高时，输出的高电平并不立刻下降；输入信号偏离正常的高电平而降低时，输出的低电平也不会马偏离正常的高电平而降低时，输出的低电平也不会马上升高。上升高。因此，允许输入的高、低电平信号也各有一因此，允许输入的高、低电平信号也各有一个波动范围。个波动范围。与与CMOS门电路类似，直流噪声容限的门电路类似，直流噪声容限的定义见定义见3.2.7节。节。 74系列系列TTL门电路的标准参数为：门电路的标准参数为：VOH（min）=2.7V，VOL（max）=0.5V，VIH（min）=2.0V，VIL（max）=0.8V。因。因此，输入为高电平时的噪声容限为此，输入为
40、高电平时的噪声容限为 VNH=VOH(min)-VIH(min)= 2.7-2.0=0.7V 同理可得，输入为低电平时的噪声容限为同理可得，输入为低电平时的噪声容限为 VNL=VIL（max）-VOL（max）=0.8-0.5=0.3V2.3.3 TTL与非门的静态输入特性、输出特性与非门的静态输入特性、输出特性 TTL与非门的输入特性与非门的输入特性 TTL与非门输入特性是描述输入电流随输入电压与非门输入特性是描述输入电流随输入电压变化的曲线，如图变化的曲线，如图2-44（b）所示。规定输入电流）所示。规定输入电流流入输入端为正，而从输入端流出为负。流入输入端为正，而从输入端流出为负。 3
41、A BR13kT2RCT1CC+ViIVIIB1vI/V -1.4 1.4 o 1 2 3 iI/mA)0.51.52.512IIH（a）电路原理）电路原理 （b）TTL与非门输入特性曲线与非门输入特性曲线图图 2-44 TTL与非门输入特性与非门输入特性 2.TTL与非门的输入负载特性与非门的输入负载特性 在实际应用中，与非门的输入端有时要经电阻在实际应用中，与非门的输入端有时要经电阻RI接地，如图接地，如图2-45（a）所示。此时就有电流）所示。此时就有电流II流流过过RI，并在其上产生电压降，并在其上产生电压降VI。VI和和RI之间的关之间的关系曲线叫做输入端负载特性，如图系曲线叫做输入
42、端负载特性，如图2-45（b）所示。）所示。 3 A BR13k T2RCT1VIIB1RI/ RI/k . 0 1 2 3 4(a) 输入端接电阻 RI (b) 输入负载特性 曲线 图2-45 TTL与非门的输入负载特性 CC+VvIV14 关门电阻和开门电阻：关门电阻和开门电阻： 关门电阻关门电阻ROFF：保证：保证TTL与非门关闭，输出为标与非门关闭，输出为标准高电平时，所允许的准高电平时，所允许的RI最大值。当最大值。当RIROFF时，时，与非门输出高电平，一般与非门输出高电平，一般ROFF=0.8k。 开门电阻开门电阻RON：保证：保证TTL与非门开通，输出为标与非门开通，输出为标准
43、低电平时，所允许的准低电平时，所允许的RI最小值。当最小值。当RIRON时，时，与非门输出低电平。一般与非门输出低电平。一般RON=2k。 例例2-5 对于图对于图2-46示示TTL门电路，设电源电压门电路，设电源电压VCC=5V，VIH=3.6V，VIL=0.3V，VIH（min）=1.8V，VIL（max）=0.8V，RON=2k，ROFF=0.8k。试写出各门电。试写出各门电路的输出函数的表达式。路的输出函数的表达式。 &F1A 1VCCB3k100F2A&10k200kB（a） （b） 图图2-46 例例2-5图图 解：解：（1）对于图）对于图2-46（a），因为），因为TTL门的输入
44、门的输入端外接电阻端外接电阻100小于小于 ROFF=0.8k,相当于输入端相当于输入端接低电平，所以接低电平，所以F1= 。 （2）对于图）对于图2-46（b），因为），因为TTL门的输入端门的输入端外接电阻外接电阻20k、200k均大于均大于RON=2k，相当于，相当于输入端接高电平，所以输入端接高电平，所以F2= 。BABBA0BB11TTL与非门的输出特性与非门的输出特性 TTL与非门实际工作时，输出端总要接负载电阻，与非门实际工作时，输出端总要接负载电阻，此时，负载电阻中电流（简称负载电流）将影响此时，负载电阻中电流（简称负载电流）将影响输出电平的高低，输出电平与负载电流的关系曲输出
45、电平的高低，输出电平与负载电流的关系曲线，称为输出特性曲线（简称输出特性）。输出线，称为输出特性曲线（简称输出特性）。输出端有高电平、低电平两种状态，所以有两种输出端有高电平、低电平两种状态，所以有两种输出特性。特性。 低电平输出特性低电平输出特性 当与非门输入全为高电平时，输出为低电平。输当与非门输入全为高电平时，输出为低电平。输出特性曲线如图出特性曲线如图2-47(b)2-47(b)所示。所示。 TTL与非门的输出特性与非门的输出特性RLVCCT5iLIB5VOL(a)输出级等效电路R3IOL（max）VOL（max）01020304050iL/mAvOL/V1(b)输出特性曲线2图2-4
46、7 TTL与非门低电平输出特性高电平输出特性高电平输出特性 当与非门输入端有一个及一个以上为低电平时，当与非门输入端有一个及一个以上为低电平时，输出为高电平。输出特性曲线如图输出为高电平。输出特性曲线如图2-48(b)所示。所示。 vOVCCR2R4R5RLiLT3T4(a)输出级等效电路（b）输出特性010203040iL/mAvOH/V133.62VOH（min）IOH（max）图图2-48 TTL与非门高电平输出特性与非门高电平输出特性带负载能力带负载能力 TTL与非门的输出端所接负载有灌电流负载和拉与非门的输出端所接负载有灌电流负载和拉电流负载两种。图电流负载两种。图2-47和图和图2
47、-48分别表示灌电流分别表示灌电流负载和拉电流负载，拉电流负载增加会使与非门负载和拉电流负载，拉电流负载增加会使与非门的输出高电平下降；灌电流负载增加会使与非门的输出高电平下降；灌电流负载增加会使与非门的输出低电平上升。对于门电路，无论输出高电的输出低电平上升。对于门电路，无论输出高电平还是低电平，总有一定的输出电阻，所以输出平还是低电平，总有一定的输出电阻，所以输出的高、低电平总是随负载电流变化而变化，变化的高、低电平总是随负载电流变化而变化，变化越小，说明门电路带负载的能力越强。越小，说明门电路带负载的能力越强。 5.扇出系数 扇出系数扇出系数No是单个门输出端驱动同类门的情况下，是单个门
48、输出端驱动同类门的情况下，驱动同类门的最大数目，如驱动同类门的最大数目，如TTL与非门驱动与非门驱动TTL与非门。扇出系数的计算必须考虑输出高电平和与非门。扇出系数的计算必须考虑输出高电平和低电平两种可能状态。低电平两种可能状态。 例例2-6 TTL与非门有如下特性：与非门有如下特性： 输出低电平不高于输出低电平不高于0.4V，并允许灌入，并允许灌入10mA电流；电流； 输出高电平不低于输出高电平不低于2.4V，并允许拉出，并允许拉出1mA电电流；流； 输入短路电流为输入短路电流为1mA，输入高电平电流为，输入高电平电流为100A； 输入低电平不高于输入低电平不高于0.8V，输入高电平不低于，
49、输入高电平不低于1.8V。 问：该问：该TTL门的扇出系数门的扇出系数NO为多少？为多少？输入为高电输入为高电平时的噪声容限平时的噪声容限VNH和输入为低电平时的噪声容和输入为低电平时的噪声容限限VNL各为多少？各为多少？ 解解：求扇出系数求扇出系数NO 因为输入短路电流因为输入短路电流IIS=1mA，最大输出灌电流，最大输出灌电流IOL=10mA，则扇出系数，则扇出系数NOL NOL= 又因为输入高电平电流又因为输入高电平电流IIH=100A，最大输出拉电，最大输出拉电流流IOH=1mA，则扇出系数，则扇出系数NOH NOH= 故故扇出系数扇出系数NO为为10。10110 ISOLII101
50、01 .IHOHII 输入为高电平时的噪声容限输入为高电平时的噪声容限VNH 由式（由式（2-2）得：）得： VNH= VOH（min）VIL（min） =2.41.81.8 =0.6V=0.6V输入为低电平时的噪声容限输入为低电平时的噪声容限V VNLNL 由式（由式（2-32-3）得：）得： V VNLNL= = V VILIL（maxmax）V VOLOL（maxmax） =0.80.4=0.80.4 =0.4V =0.4V6.TTL门多余输入端的处理门多余输入端的处理 当输入信号的个数少于当输入信号的个数少于TTL门输入端个数时，就门输入端个数时，就出现了多余的输入端。在实际使用时，多
