1、一、实训目的一、实训目的 在学完数字电路课程后，为了巩固所学的基础知识和基础知识的应用，提高独立思考问题能力；分析问题和解决今后工作中的实际问题的能力。为了把同学们培养成为既有理论知识又有实际动手能力的良好素质人才，特针对数字电路课程，开设数字钟的实训课，其目的是通过设计、制作，掌握简单数字系统的设计和制作方法，让同学们学会查阅有关资料，学会的知识融会贯通。二、设计任务及技术指标二、设计任务及技术指标 设计一台能直接显示“时”、“分”、“秒”(24小时/天）石英数字钟。 走时精度要高于普通机械时钟并有校时功能。 整点报时，要求声响四低一高，最后一响为整点。 电源电压：6V三、设计步骤三、设计步
2、骤确立数字钟的制作思路。查阅有关资料绘制设计初稿。根据初稿再查阅有关资料，反复修改设计稿以取得正确的理论知识的支撑，并绘出各部分的电路图 .按所设计的电路去选择、测试好元器件、并装配成为产品 。调试好产品的技术指标。四、设计构思四、设计构思 要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，（或12进制的计时器，并发出驱动AM；PM
3、的标志信号）。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得 “时”、“分”、“秒”得以数字显示。 注意的是：任何数字计时器都有误，因此应考虑校准时间电路，校时电路一般采用自动快调和手动调整，“自动快调”是利用分频器输出的不同频率脉冲使得显示时间自动迅速的得到调整。“手动调整” 是利用手动的节拍调整显示时间。五、数字钟结构框图五、数字钟结构框图六、数字钟设计方法六、数字钟设计方法设计脉冲源设计分频器设计计数器设计译码器/驱动器设计校时电路设计整形电路设计报时电路七、数字钟工作原理七、数字钟工作原理 石英晶体振荡器R1CR1J11UoRJC2C1(a)(b)UO2UO11原理
4、图 振荡器主要用来产生时间标准信号。因为数字钟的精度，主要取决于时间标准信号的频率及其稳定度。所以要产生稳定的时标信号，一般是采用石英晶体振荡器。从数字钟的精度考虑，晶振频率愈高，钟表的计时准确度就愈高。但这会使振荡器的耗电量增大，分频器的级数也要增多。所以在确定频率时应当考虑这两方面的因素。我们选用了成型数字钟中使用的石英晶体频率f0=32768KHZ。因其易购买、体积小、成本低。采用RC振荡器，该振荡器是由石英晶体、电阻、电容组成。2作用 3组成部件 1）石英晶体 石英晶体J相当于一个高Q（品质因数）选频网络。电路在满足正反馈条件的自激振荡过程中，石英晶体只允许与其谐振频率f0相等的信号顺
5、利通过，而ff0的其他信号则被大大衰减，因而该电路的振荡频率主要取决于石英晶体的谐振频率f0， 而与R、C的取值关系不大； 石英晶体的阻抗频率特性图 R主要用来使反相器工作在线性放大区，R的阻值对于TTL门通常在0.7 k到2 k之间，而对于CMOS门则常在10M到100M之间。 2）电阻R 3）电容C C1和C2的作用则是抑制高次谐波，以保证稳定的频 率输出。 石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关。注意注意4接线图 5CD4060管脚图 CD4060是14位二进制串行计数器，其引脚图如下： 由14级二进制计数器和非门组成的振荡器组成，外接振荡电路可以做时
6、钟源。1CP0CP ：时钟输入端，下降沿计数；：反向时钟输出端。：时钟输出端；CP0 RD清零端为异步清零。可以加上RC回路构成时钟源。如下图：作为2Hz、4Hz、8Hz等时钟脉冲源时，典型接线方法如下图，从计数器输出端可以得到多种32.678kHz的分频脉冲。 整形电路 由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必须经整形电路整形。脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。传输后不规则的矩形脉冲经过整形后的矩形脉冲UiQQ2CKSG1G2G3 分频器 1作用 能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二
7、分频，N个触发器就是 2n个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。 若我们从市场上购买到石英晶体振荡器其频率为32768HZ，要想用该振荡器得到一个频率为1HZ的秒脉冲信号，就需要用分频器进行分频，分频器的个数为 215 = 32768HZ，N =15 即有15个分频器。这样就将一个频率为23768HZ的振荡信号降低为1HZ的计时信号，这样就满足了计时规律的需求：60秒=1分钟，60分=1小时，24小时=1天。 2. 用JK触发器或计数器作为分频器的方框图3. 接线图 计数器 1设计原理 有了“秒”信号，则可根据60秒为1分
8、，60分为1小时，24小时为1天的进制，分别选定“秒”、“分”、“时”的计数器。在“秒”计数器中，因为是60进制，即有60个“秒”信号，才能输出一个“分”进位信号。若用十进制数表示需要两位十进制的数（个位和十位），这样，“秒”个位应是十进制，“秒”十位应是六进制，符合人们计数的习惯。将来便于应用8421码译码显示电路，“秒”计数器中通常用两个十进制计数器的集成片组成，然后再采用反馈归零的方法使“秒”十位变成六进制，以使个位、十位合起来实现60进制。“秒秒”计数电路计数电路 “分”计数器和“秒”计数器组成完全相同，只是“时”计数器，也用两块十进制集成片，再采取反馈归零的方法实现二十四进制就行了。
9、2电路图 “时时”计数电路计数电路 CD4518是一个双BCD同步加计数器.3CD4518管脚图和功能表 CLCCKA CLCCKB 、：时钟输入端。RESETA、RESETB：清除端。1EN、2EN：计数允许控制端。1Q01Q3：计数器输出端。2Q02Q3：计数器输出端。Vdd：正电源。Vss：地。 译码显示电路 在数字系统中常常需要将测量或处理的结果直接显示成十进制数字。为此，首先将以BCD码表示的结果送到译码器电路进行译码，用它的输出去驱动显示器件。1作用 2电路 晶振分频器 BCD计数器 BCD计数器 模6计数器 译码/显示 模6计数器 BCD计数器 译码/显示 译码/显示 译码/显示
10、 译码/显示 译码/显示 BCD计数器1HZ090909050501时针分针秒针32768HZ3接线图 译码器：CD4511是BCD锁存/7段译码器/驱动器，常用的显示译码器件 。显示器件：aecbdfg可显示 0 9限流电阻LED+-+3V发光二极管的优点亮度强、清晰、电压低（1.5 V， 3V）缺点是工作电流大。七段发光二极管显示屏 校时电路 1原理 当数字钟的指示同实际时间不相符时，必须予以校准，校时电路的基本原理就是将“秒”信号直接引进“时”计数器，同时将“分”的计数器置0，让“时”计数器快速计数，在“时”的指示调到需要的数字后，再切断“秒”信号，校“分”电路也是按此方法让“秒”信号输
11、入“分”计数器，同时让“秒”计数器置0。快速改变“分”的批示，并到等于需要的数字为止。校“秒”电路略有不同，选用的周期为0.5秒的脉冲信号，使“秒”计数比正常计“秒”快一倍，以便对准“秒”的数字。 2电路图 报时电路 1功能 数字钟显示整点时，能及时报时。要求每当“分”和“秒”计数器计数到59分50秒时，驱动音响电路，在10秒钟内自动发出五次鸣叫声，要求每隔一秒鸣叫一次，每次叫声持续一秒，而且前四声低，最后一响高，正好报告整点。2原理 每当“分”和“秒”计数器计到59分50秒时，分十位、分个位、秒十位信号均不变，只有秒个位变，所以此6个信号进入到CD4068集成块相与作为控制信号，某控制音响电
12、路的开启（CD4048、CD4017）音响电路中四低一高音是由秒个位控制的，当秒个位是1、3、5、7时，即Q11时，Q40时输入1KHZ信号（此信号由分频器CD4060来）将CD4048块中的一个或门打开输出信号进入CD40107来推动蜂鸣器发出声音，当Q11、Q41并输入2KHZ信号（CD4060来）、CD4048块中的另一个或门打开，输出信号进入CD40107来推动蜂鸣器发出最后一响高音。 3接线图 CD40107双2输入与非缓冲器/驱动器（三态）CD4011四2输入与非门 CD4027双JK主从触发器（带置位和复位端） CD40488输入多功能门逻辑符号管脚图功能表CD40688输入端与门/与非门
