1、2.1 微处理器概述微处理器概述2.2 8086CPU的内部结构的内部结构2.3 8086CPU的外部引脚的外部引脚2.4 8086CPU的工作模式与系统构成的工作模式与系统构成2.5 8086CPU时序分析时序分析2.6 80X86CPU简介简介2.1 微处理器概述微处理器概述 微处理器微处理器运算器控制器内部寄存器微处理器是微型计算机的微处理器是微型计算机的核心，核心，是计算机内部对数是计算机内部对数据进行处理并对处理过程进行控制的部件。据进行处理并对处理过程进行控制的部件。CPU：是计算机中执行运算和控制功能的区域，由是计算机中执行运算和控制功能的区域，由算术逻辑部件算术逻辑部件（ALU
2、）和）和控制部件控制部件两大主要部分组两大主要部分组成。成。微处理器：微处理器：把把CPU和一组称为和一组称为寄存器寄存器（Register）的特殊存储器集成在一片大规模集成电路或超大规的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中。模集成电路封装之中。2.1.1 微处理器的主要性能指标微处理器的主要性能指标1、字长、字长字长是字长是微处理器一次微处理器一次可以可以直接处理的二进制数码的直接处理的二进制数码的位数，位数，它通常它通常取决于取决于微处理器微处理器内部通用寄存器的位内部通用寄存器的位数和数据总线的宽度。数和数据总线的宽度。微处理器的字长有微处理器的字长有4位、位、8
3、位位、16位、位、32位和位和64位等等。位等等。2、主频、主频 主频即主频即CPU的时钟频率的时钟频率（CPU的工作频率），用来表的工作频率），用来表示微处理器的运行速度，单位示微处理器的运行速度，单位MHZ。 一个时钟周期完成的指令数是固定的，故主频越高，一个时钟周期完成的指令数是固定的，故主频越高，CPU的速度越快。的速度越快。外频：外频：系统总线的工作频率，外频越高说明微处理系统总线的工作频率，外频越高说明微处理器与系统内存数据交换的速度越快器与系统内存数据交换的速度越快。 倍频倍频是是CPU主频和外频之间的比例关系，一般为：主频和外频之间的比例关系，一般为： 主频主频=外频外频*倍频
4、倍频 超频：超频：就是通过人为的方式将就是通过人为的方式将CPU、显卡等硬件的工作、显卡等硬件的工作频率提高频率提高（实际就是提高电压），（实际就是提高电压），让它们在让它们在高于其额定高于其额定的频率的频率状态下状态下稳定工作。稳定工作。以以Intel P4C2.4GHz的的CPU为例，为例，它的额定工作频率是它的额定工作频率是2.4GHz，如果将工作频率提高，如果将工作频率提高2.6GHz，系统仍然可以稳定运行，那这次超频就成功了。，系统仍然可以稳定运行，那这次超频就成功了。 CPU超频超频的主要的主要目的目的是为了是为了提高提高CPU的工作频率，的工作频率，也就是也就是CPU的的主频。主
5、频。而而CPU的主频又是外频和倍频的的主频又是外频和倍频的乘积。所以，提升乘积。所以，提升CPU的主频可以通过改变的主频可以通过改变CPU的倍的倍频或者外频来实现。但如果使用的是频或者外频来实现。但如果使用的是Intel CPU，你尽，你尽可以忽略倍频，因为可以忽略倍频，因为Intel CPU使用了特殊的制造工艺使用了特殊的制造工艺来阻止修改倍频。来阻止修改倍频。AMD的的CPU可以修改倍频，但修改可以修改倍频，但修改倍频对倍频对CPU性能的提升不如外频好。性能的提升不如外频好。 而外频的速度通常与而外频的速度通常与前端总线、内存前端总线、内存的速度紧密的速度紧密关联。因此当你提升了关联。因此
6、当你提升了CPU外频之后，外频之后，CPU、系统和、系统和内存的性能也可能同时提升了。内存的性能也可能同时提升了。 3、MIPS MIPS是是Millions of Instruction Per Second的缩的缩写，用来表示微处理器的性能，意思是写，用来表示微处理器的性能，意思是每秒钟能执每秒钟能执行多少百万条指令。行多少百万条指令。通常也用主频来描述运算速度，通常也用主频来描述运算速度，主频越高主频越高 ，运算速度越快。，运算速度越快。4、iCOMP指数指数(英特尔微处理器性能比较指数英特尔微处理器性能比较指数 ) 1993年，为评价年，为评价386、486SX、486DX、486DX
7、2等等各种各种CPU的性能，的性能，Intel公司提出了一种简单、单一的公司提出了一种简单、单一的指标指标iCOMP指数，即指数，即Intel COMPARATIVE MICROPROCESSOPERMANCE。 2.1.2 微处理器的主要功能微处理器的主要功能基本功能：基本功能：（1）进行算术和逻辑运算）进行算术和逻辑运算（2）接受存储器和）接受存储器和I/O接口发来的数据及发送数据给存储器和接口发来的数据及发送数据给存储器和I/O接口。接口。（3）可以少量暂存数据。）可以少量暂存数据。（4）能对指令系统进行寄存、译码并执行指令所规定的操作。）能对指令系统进行寄存、译码并执行指令所规定的操作
8、。（5）能提供整个系统所需的定时和控制信号。）能提供整个系统所需的定时和控制信号。（6）可响应）可响应I/O设备的中断请求。设备的中断请求。程序设计角度，其功能：程序设计角度，其功能：（1）赋值和算术表达式。（）赋值和算术表达式。（2）无条件转移。（）无条件转移。（3）条件转移）条件转移以及关系和逻辑表达式。（以及关系和逻辑表达式。（4）循环。（）循环。（5）数组和其他数据）数组和其他数据结构。（结构。（6）子程序。（）子程序。（7）输入、输出。）输入、输出。 8086：16位微处理器位微处理器 ，16根数据线、根数据线、20根地址线，根地址线， 可寻址可寻址1M字节；字节； 8088：准准1
9、6位微处理器位微处理器 ，其内部寄存器、内部运算部，其内部寄存器、内部运算部 件以及内部操作均按件以及内部操作均按16位设计，但对外的数据总线只有位设计，但对外的数据总线只有8条。条。 8086CPU内部结构由总线接口部件总线接口部件（BIU，Bus Interface Unit）和执行部件执行部件（EU, Execution Unit）组成。总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器总总线线接接口口部部件件BIU1 2 3 4 5 6指令队列指令队列执执行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP
10、DI SIEU控控制制器器CSDSSSESIP暂存器暂存器专用（段）寄存器专用（段）寄存器ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线20位地位地址总线址总线16位位数数据据总总线线完成完成16或或8位二进制数位二进制数的算术运算和逻辑运的算术运算和逻辑运算算通用寄存器组通用寄存器组包括包括数据寄存器数据寄存器和和地地址指针与变址寄存器址指针与变址寄存器。生成生成20位物理地址位物理地址CS：存放代码段段基址：存放代码段段基址DS：存放数据段段基址：存放数据段段基址SS：存放附加段段基址：存放附加段段基址ES：存放堆栈段段基址：存放堆栈段段基址IP : 存放下一条要执行指令
11、存放下一条要执行指令 的有效地址的有效地址EA。 8086：6个字节个字节8088：4个字节个字节8086指令队列指令队列空空2个个字节（字节（8088空空1个个字节），且字节），且EU部件没有部件没有要求要求BIU部件进入存取操作数部件进入存取操作数等总线周期时，等总线周期时，BIU部件就会部件就会自动从内存单元顺序取指令字自动从内存单元顺序取指令字节填满指令流队列。节填满指令流队列。1、执行部件、执行部件(EU)组成：组成：由由8个通用寄存器、个通用寄存器、1个标志寄存器、算术逻辑单元和个标志寄存器、算术逻辑单元和EU控制电路控制电路组成。组成。作用：作用：（1）从）从BIU指令队列中取出
12、指令。指令队列中取出指令。（2）对指令进行译码，发出相应的控制信号。）对指令进行译码，发出相应的控制信号。（3）接收由总线接口送来的数据或发送数据至接口。）接收由总线接口送来的数据或发送数据至接口。（4）进行算术运算。）进行算术运算。1）算术逻辑单元）算术逻辑单元ALU 完成完成8位或者位或者16位位二进制算术和逻辑运算，计算偏移量。二进制算术和逻辑运算，计算偏移量。2）数据暂存寄存器）数据暂存寄存器 16位位寄存器，协助寄存器，协助ALU完成运算，暂存参加运算的数据。完成运算，暂存参加运算的数据。3）执行部件的控制电路）执行部件的控制电路从总线接口的指令队列取出指令操作码，通过译码电路从总线
13、接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制分析，发出相应的控制命令，控制ALU数据流向。数据流向。2、总线接口部件（、总线接口部件（BIU）组成：组成： （1）四个）四个段地址寄存器段地址寄存器 CS，16位位代码段代码段寄存器；寄存器； DS，16位位数据段数据段寄存器；寄存器； ES，16位位附加段附加段寄存器；寄存器； SS，16位位堆栈段堆栈段寄存器。寄存器。（2）16位位指令指针寄存器指令指针寄存器IP（PC）。）。（3）20位的位的地址加法器。地址加法器。（4）6B的的指令队列缓冲器。指令队列缓冲器。（5）内部暂存器）内部暂存器（6）I/O接口电路接口
14、电路说明：说明：（1）指令队列）指令队列缓冲器缓冲器：在执行指令的同时，将取下一：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。条指令，并放入指令队列缓冲器中。CPU执行完一条执行完一条指令后，可以执行下一条指令（流水线技术），提高指令后，可以执行下一条指令（流水线技术），提高CPU效率。效率。（2）地址加法器：产生）地址加法器：产生20位地址位地址。CPU内无论是段地内无论是段地址寄存器还是偏移量都是址寄存器还是偏移量都是16位位的，通过的，通过地址加法器地址加法器产产生生20位地址。位地址。功能：功能： BIU负责8086CPU与存储器和外设存储器和外设之间的信息传送信息传送。
15、（1）从）从内存内存取指令送到指令队列。取指令送到指令队列。（2）CPU执行指令时，到指定的位置取操作数，并将执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。其送至要求的位置单元中。1）地址加法器和段寄存器）地址加法器和段寄存器由于由于8086微处理器具有微处理器具有20位地址总线，位地址总线，可寻址可寻址1MB的的内存单元。但内存单元。但CPU内部只有内部只有16位的寄存器，位的寄存器，无法保存无法保存和传送每个存储单元的和传送每个存储单元的20位地址信息，为正确访问存位地址信息，为正确访问存储器，储器，8086采用采用分段结构，分段结构，将将1MB内存空间划分为若内存空间划分
16、为若干逻辑段，在每个逻辑段中使用干逻辑段，在每个逻辑段中使用16位段基址位段基址和和16位偏位偏移地址移地址进行寻址，段寄存器用来存放各段的段基址。进行寻址，段寄存器用来存放各段的段基址。利用利用BIU加法器计算并形成加法器计算并形成CPU所要访问的存储单元所要访问的存储单元地址（地址（20位）或位）或I/O端口地址（端口地址（16位）。位）。2）指令队列缓冲器）指令队列缓冲器即6B的“先进先出”的RAM存储器，用来按顺序存放CPU要执行的指令代码，并送入执行部件EU中执行。EU从指令队列的输出端取指令，当指令队列中存满一条指令后，EU就立即开始执行。当指令队列中前两个前两个指令字节被取走指令
17、字节被取走后，BIU就自动自动执行总线操作，读取读取指令并填入指令队列中指令并填入指令队列中。当程序发生跳转时，BIU立即清除指令队列中内容并重新开始读取指令代码。3）总线控制电路）总线控制电路主要负责产生总线控制信号。如产生对存储器的读/写控制信号和I/O端口的读/写控制信号等。v CPU取指过程取指过程执行单元（执行单元（EU）总线接口单元（总线接口单元（BIU）存存储储器器DBCBABv CPU向内存写数过程向内存写数过程执行单元（执行单元（EU）总线接口单元（总线接口单元（BIU）存存储储器器DBCBABv EU取指、译码过程取指、译码过程执行单元（执行单元（EU）总线接口单元（总线接
18、口单元（BIU）存存储储器器DBCBAB 8086CPU内部有内部有14个个16位位寄存器，寄存器，可以分为以下三组。可以分为以下三组。通用寄存器组通用寄存器组段寄存器组段寄存器组专用寄存器组专用寄存器组数据寄存器数据寄存器地址指针与变址寄存器地址指针与变址寄存器指令指针指令指针IP标志寄存器标志寄存器FR2.2.3 8086寄存器结构寄存器结构AXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可
19、分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄存器地址指针寄存器主要用于地址操作主要用于地址操作8086的的16位通用寄存器是：位通用寄存器是：AXBXCXDX SI DIBPSP8086的的8位通用寄存器是：位通用寄存器是：AHBHCHDHAL BL CL DL对其中某对其中某8位的操作，并不影位的操作，并不影 响另外对应响另外对应8位的数据位的数据BX:常用做存放存储器地址；常用做存放存储器地址；CX:作为循环和串操作等指令作为循环和串操作等指令中的隐含计数器；中的隐含计数器；数据寄存器数据寄存器：AX:使用频度最高，用于算术、使用频度最高，用于算术、逻辑运算以
20、及与外设传送信逻辑运算以及与外设传送信息等；息等；DX:常用来存放双字长数据的常用来存放双字长数据的高高16位，或存放外设端口地位，或存放外设端口地址址;AXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄存器地址指针寄存器主要用于地址操作主要用于地址操作地址指针和变址寄存器：地址指针和变址寄存器：SP：指示栈顶的偏移地址，
21、：指示栈顶的偏移地址，不能再用于其他目的，具有不能再用于其他目的，具有专用目的专用目的。BP：数据在堆栈段中的基：数据在堆栈段中的基地址地址。SP和和BP寄存器与寄存器与SS段寄存段寄存器联合使用来访问堆栈。器联合使用来访问堆栈。SI和和DI：串操作类指令中，：串操作类指令中，常用于存储器寻址时提供地常用于存储器寻址时提供地址。址。操操作作取指令取指令存取数据存取数据堆栈操作堆栈操作目的串操作目的串操作访问：代码段访问：代码段物理地址的构成：物理地址的构成：CS10H+IP访问：数据段访问：数据段物理地址的构成：物理地址的构成：DS10H+EA物理地址的构成：物理地址的构成：SS10H+SP物
22、理地址的构成：物理地址的构成：ES10H+DI 3、段寄存器、段寄存器CS、DS、SS、ES(16位位) 物理地址物理地址=段地址段地址10H+有效地址有效地址CS左移左移4位位20位位+地址加法器地址加法器CS16位位物理地址物理地址20位位或偏移或偏移地址地址20位物理地址形成过程演示位物理地址形成过程演示专用寄存器组专用寄存器组指令指针指令指针IP标志寄存器标志寄存器FR作用：作用：存放将要执行的下一条指令在现行存放将要执行的下一条指令在现行代码段中的代码段中的偏移地址偏移地址，它与，它与CS相结合生成相结合生成指向指令的物理地址。指向指令的物理地址。特点：特点：IP是一个专用寄存器，其
23、内容由是一个专用寄存器，其内容由BIU部件自动修改部件自动修改，不能直接访问不能直接访问IP，但可以，但可以通过转移或调用指令改变其内容。通过转移或调用指令改变其内容。作用：作用：存放指令执行结果特征位和对存放指令执行结果特征位和对CPU运行特点的控制位。运行特点的控制位。特点：特点：8086 CPU 中设置了中设置了16位标志寄存位标志寄存器，只用了器，只用了9位，其余位用来扩展。位，其余位用来扩展。9位标位标志分为志分为6位状态标志和位状态标志和3位控制标志两类位控制标志两类。AF：辅助进位标志：辅助进位标志AF=1：数据的第：数据的第3位（半个字节）位（半个字节）需要向前产生进位需要向前
24、产生进位/借位。借位。AF=0：数据的第：数据的第3位（半个字节）位（半个字节）不会向前产生进位不会向前产生进位/借位。借位。CF：进位进位/借位标志借位标志CF=1：最高位需要向前产生进位：最高位需要向前产生进位/借位。借位。CF=0：最高位不会向前产生进位：最高位不会向前产生进位/借位。借位。PF：奇偶标志：奇偶标志PF=1: 结果的低结果的低8位中有偶数个位中有偶数个1。PF=0: 结果的低结果的低8位中有奇数个位中有奇数个1。影响影响全部全部状态标志状态标志:加法、减法运算。加法、减法运算。影响影响部分部分状态标志状态标志:移位操作。移位操作。不影响不影响任何状态标志任何状态标志:数据
25、传送指令。数据传送指令。ZF：全零标志：全零标志ZF=1：运算结果为全：运算结果为全0。不包括进。不包括进位的情况位的情况ZF=0：运算结果不为：运算结果不为0。（2）标志寄存器）标志寄存器n16位，只用了其中位，只用了其中9位，位，唯一能按位操作的寄存器。唯一能按位操作的寄存器。n用于反映指令执行结果或控制指令执行形式。用于反映指令执行结果或控制指令执行形式。OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD06位状态位状态标志：标志：OF、SF、ZF、PF、CF、AF作用作用：反映指令对数据作用之后，结果的状态，控制后续指令的执行。：反映
26、指令对数据作用之后，结果的状态，控制后续指令的执行。3位控制位控制标志：标志：DF、IF、TF 作用：作用：值不由数据运算结果决定，由值不由数据运算结果决定，由指令直接赋值，决定后续指令执指令直接赋值，决定后续指令执 行行情况。情况。OF：溢出标志：溢出标志(指补码指补码)OF=1：操作数超过了机器表示的范围：操作数超过了机器表示的范围,溢出。溢出。OF=0：操作数未超过了机器能表示的范围：操作数未超过了机器能表示的范围,不溢出。不溢出。求解方法求解方法：最高位进位：最高位进位 次高位进位次高位进位TF：跟踪跟踪(单步单步)标志位标志位TF=1，每执行一条指令后，自动产生一次内，每执行一条指令
27、后，自动产生一次内部中断，使部中断，使CPU处于单步执行指令工作方式，处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。便于进行程序调试，用户能检查程序。TF=0, CPU正常工作。正常工作。n16位，只用了其中位，只用了其中9位，位，唯一能按位操作的寄存器唯一能按位操作的寄存器n用于反映指令执行结果或控制指令执行形式用于反映指令执行结果或控制指令执行形式OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD0IF：中断允许中断允许/禁止标志位禁止标志位IF=1, 允许外部可屏蔽中断。允许外部可屏蔽中断。CPU可以响应可屏蔽中断可以响应
28、可屏蔽中断请求。请求。IF=0, 关闭中断。关闭中断。CPU禁止响应可屏蔽中断请求。禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。的状态对不可屏蔽中断和内部软中断没有影响。SF：符号标志：符号标志SF=1：运算结果的最高位为：运算结果的最高位为1，如果为带符号，如果为带符号数，则为负数。数，则为负数。SF=0：运算结果的最高位为：运算结果的最高位为0，如果为带符号，如果为带符号数，则为正数。数，则为正数。带符号数的最高位为符号位；而无符号数的带符号数的最高位为符号位；而无符号数的 最最高位为数值位。高位为数值位。DF：方向控制标志位方向控制标志位用于串处理指令，控制从前
29、往后、还是从后往前对字符串进行操作用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理。处理。DF=1，每次串处理操作后使变址寄存器，每次串处理操作后使变址寄存器SI和和DI的值递减，使串处的值递减，使串处理从高地址向低地址方向处理。理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器，每次串处理操作后使变址寄存器SI和和DI的值递增，使串处的值递增，使串处理从低地址向高地址方向处理。理从低地址向高地址方向处理。 控制标志与状态标志的区别：控制标志与状态标志的区别： 控制标志：控制标志：其值由系统程序或用户程序根据需要用指其值由系统程序或用户程序根据需要用指令设置。令设
30、置。 状态标志：状态标志：由中央处理器执行运算指令，并根据运算由中央处理器执行运算指令，并根据运算结果而自动设置。结果而自动设置。例1：2个数相加后，分析各标志位的值例2：2个数相减后，分析各标志位的值1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1+ +0 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1运算结果最高位为运算结果最高位为1SF=1；第三位向第四位有进位第三位向第四位有进位 AF=1；次高位向
31、最高位有进位次高位向最高位有进位 ，最高位向前没有进位，最高位向前没有进位，OF=1 0=1最高位没有进位最高位没有进位 CF=0；低低8位中位中1的个数为偶数个的个数为偶数个 PF=1；运算结果本身运算结果本身0 ZF=0；返返 回回1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1- -0 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 0运算结果最高位为运算结果最高位为0SF=0；第三位向第四位没有借位第三
32、位向第四位没有借位 AF=0；次高位向最高位没有借位次高位向最高位没有借位 ，最高位向前没有借位，最高位向前没有借位，OF=0 0=0最高位没有借位最高位没有借位 CF=0；低低8位中位中1的个数为奇数个的个数为奇数个 PF=0；运算结果本身运算结果本身0 ZF=0；例例:将将5394H与与-777FH相加相加,并说明其标志位的状态。并说明其标志位的状态。【解】先求【解】先求-777FH的补码：的补码： 原码：原码：1111 0111 0111 1111 反码：反码：1000 1000 1000 0000 补码：补码：1000 1000 1000 0001 再做加法运算：再做加法运算： 010
33、1 0011 1001 0100 + 1000 1000 1000 0001 1101 1100 0001 0101 结果标志位为：结果标志位为：CF=0、PF=0、AF=0 ZF=0、SF=1、OF=0芯片与其他部件的联系全靠在引脚上传送信息，这些信息可芯片与其他部件的联系全靠在引脚上传送信息，这些信息可能自芯片向外输出，也可能从外部输入到芯片，还可能是双能自芯片向外输出，也可能从外部输入到芯片，还可能是双向的。向的。指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面加有一条横线，引脚名字上无横线者为高电平有效。另上面加有一条横线，引
34、脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效，分别表示不同的状态或数值。有一些引脚高、低电平均有效，分别表示不同的状态或数值。还有些引脚信号为边沿有效。还有些引脚信号为边沿有效。芯片引脚特性描述芯片引脚特性描述信号引脚功能信号引脚功能信号的有效电平信号的有效电平信号流向信号流向引脚复用引脚复用三态能力三态能力引脚信号的定义引脚信号的定义一个引脚具有两种或两种以上的功能，可以减少引脚的数量。一个引脚具有两种或两种以上的功能，可以减少引脚的数量。“三态三态”能力是指有些引脚除了能正常输出或输入能力是指有些引脚除了能正常输出或输入高、低电平高、低电平外，外，还能还能输出高阻状态。输出高
35、阻状态。当它输出高阻状态时，表示芯片实际上已当它输出高阻状态时，表示芯片实际上已放放弃了对该引脚的控制，弃了对该引脚的控制，使之使之“浮空浮空”。这样，与总线相连接的其。这样，与总线相连接的其它设备就可以获得对总线的控制权，系统转为接受总线的设备控它设备就可以获得对总线的控制权，系统转为接受总线的设备控制下工作。制下工作。2.3 8086CPU的外部引脚的外部引脚 40条引脚，双列直插式封装条引脚，双列直插式封装 采用采用分时复用地址分时复用地址/数据总线数据总线 两种模式：两种模式：最大模式最大模式、最小模式最小模式 最大模式：最大模式：两个或多个微处理两个或多个微处理器（多微处理器模式），
36、一个主处器（多微处理器模式），一个主处理器为理器为8086CPU，另外的处理器可，另外的处理器可以是浮点数协助处理器以是浮点数协助处理器8087或或I/O处理器处理器8089。 最小模式：最小模式：只有只有8086CPU一个一个微处理器（单处理器模式）。微处理器（单处理器模式）。思考：思考：如何选择如何选择两种工作模式？两种工作模式？思考：思考：何时传输何时传输地址，何时传输地址，何时传输数据？数据？8086有有40个引脚，其中个引脚，其中第第33 （最小（最小/最大模式）最大模式）脚很关脚很关键，它是一条键，它是一条输入线输入线，可以，可以加高电平，也可以加低电平，加高电平，也可以加低电平，
37、由该线所加电平的高或低电由该线所加电平的高或低电平决定平决定24-31引脚的功能引脚的功能（24-31引脚括号内为最大引脚括号内为最大模式功能）其他引脚不受第模式功能）其他引脚不受第33引脚的影响，我们把这部引脚的影响，我们把这部分引脚称为分引脚称为一般引脚。一般引脚。 8086CPU的引脚线按照功能分为的引脚线按照功能分为3类。类。数据引脚线数据引脚线地址引脚线地址引脚线8086 CPU 引脚分类引脚分类控制引脚线控制引脚线 1. 地址、数据引脚线地址、数据引脚线 AD0AD15：l 分时复用的地址数据引脚线，双向、三态。分时复用的地址数据引脚线，双向、三态。l T1期间作地址线期间作地址线
38、A15A0用，输出存储单元低用，输出存储单元低16位地址。位地址。l T2T3期间作数据线期间作数据线D15D0用，双向。用，双向。l写操作写操作为为T2T3；l读操作读操作为为T3，T2处于悬空状态；处于悬空状态；l CPU响应中断及系统总线处理响应中断及系统总线处理“保持响应保持响应”状态时，状态时，AD0AD15处于悬空状态。处于悬空状态。S5：表示中断允许标志状态。：表示中断允许标志状态。 S51表示中断允许标志表示中断允许标志IF1，允许可屏蔽中断请求；允许可屏蔽中断请求； S50表示表示IF0，禁止可屏蔽中断请求。禁止可屏蔽中断请求。S6：指示：指示8086当前是否与总线相连。当前
39、是否与总线相连。 S60表示表示8086连在总线上连在总线上 。T1期间，作为20位地址线的高4位A19A16。T2T4期间作为S6S3状态线用。S4和和S3状态组合与当前段的关系表状态组合与当前段的关系表S4 S3当前使用的段寄存器0 0ES段寄存器0 1SS段寄存器1 0存储器寻址时为CS段寄存器，I/O端口则不需要1 1DS段寄存器 2. 控制引脚线控制引脚线 CPU在进行具体操作时所发出的控制信号，在进行具体操作时所发出的控制信号，CPU的操作不同，使用的引脚线也各不相同。的操作不同，使用的引脚线也各不相同。启动复位和时钟信号启动复位和时钟信号操作类型操作类型最小最小/最大方式的读最大
40、方式的读/写操作写操作总线请求和响应操作总线请求和响应操作中断请求和响应操作中断请求和响应操作控制数据和地址信息传送操作控制数据和地址信息传送操作CPU等待检测操作及其他信号等待检测操作及其他信号复位条件复位条件：至少保持：至少保持4个时钟周期的高电平个时钟周期的高电平复位处理复位处理：除：除CS=FFFFH外，包括外，包括IP在内的其余在内的其余 寄存器和指令流队列的值均为寄存器和指令流队列的值均为0。复位结果复位结果：从：从FFFF:0000H处开始执行程序。处开始执行程序。一般放置一条转移指令转到程序真正的入口地址。一般放置一条转移指令转到程序真正的入口地址。启动复位和时钟信号启动复位和
41、时钟信号RESET复位信号复位信号CLK时钟输入信号时钟输入信号提供了提供了CPU和总线控制的基本定时脉冲。和总线控制的基本定时脉冲。寄存器寄存器状态状态标志标志Reg清除清除CSFFFFHIP、DS、ES、SS0000H指令流队列指令流队列清除清除最小方式的读最小方式的读/ /写操作信号写操作信号选择信号选择信号M/IO读信号读信号RD写信号写信号WR高电平高电平:CPU当前访问存储器当前访问存储器低电平低电平:当前当前CPU访问访问I/O端口端口表示表示CPU正在对正在对存储器或存储器或I/O端口进行读端口进行读操作操作表示表示CPU当前正在对当前正在对存储器或存储器或I/O端口进行写端口
42、进行写操作操作M/IORDWR8086/8088CPU读写操作信号对照表读写操作信号对照表具体操作110写存储器101读存储器010写外设001读外设 总线请求和响应操作信号总线请求和响应操作信号HOLD总线保持请求信号总线保持请求信号HLDA总线保持响应信号总线保持响应信号HOLD=1，有总线请求；有总线请求；HOLD=0，无总线请求。，无总线请求。当当HOLD=1时，时，HLDA=1；表示表示CPU让出总线使用权。让出总线使用权。 HOLD和和HDLA一对联络信号的应答关系一对联络信号的应答关系 中断响应信号：中断响应信号：CPU对中断请求信号对中断请求信号INTR的响应。目的为了获取中断
43、类型码。的响应。目的为了获取中断类型码。INTA 中断请求和响应操作信号中断请求和响应操作信号非屏蔽中断（非屏蔽中断（ NMI），上升沿有效。），上升沿有效。可屏蔽中断（可屏蔽中断（INTR和和 中断响应信号）中断响应信号）不受中断允许标志不受中断允许标志IF的控制，也不能用软件的控制，也不能用软件进行屏蔽。进行屏蔽。INTA当当INTR=1，并且中断允许标志位，并且中断允许标志位IF=1时，则时，则CPU在当前在当前指令周期结束后，指令周期结束后，转入中断响应周期。转入中断响应周期。控制信息传送操作的相关控制信号控制信息传送操作的相关控制信号ALE 地址锁存允许信号地址锁存允许信号在任何一个
44、总线周期在任何一个总线周期T1状态，状态，表示当前地址表示当前地址/数据复用数据复用总线上输出是地址信息，总线上输出是地址信息，下降沿将地址信息锁存到锁下降沿将地址信息锁存到锁存器。存器。数据允许信号数据允许信号DEN数据发送数据发送/接收控制信号接收控制信号DT/RCPU控制控制8286/8287等数据总线收发器的等数据总线收发器的选通信号。选通信号。有效时间：有效时间：存储器访问、存储器访问、I/O访问、中断响应周期访问、中断响应周期作用：控制作用：控制8286/8287的数据传送方向。的数据传送方向。 =1时，发送；时，发送； =0时，接收。时，接收。DT/RDT/R 等待检测操作信号等
45、待检测操作信号 高电平：高电平：CPU继续空转等待；继续空转等待；低电平：低电平：退出等待，执行下一条指令。退出等待，执行下一条指令。READY准备就绪信号准备就绪信号测试信号测试信号TEST作用：作用：使使CPU和低速的存储器或和低速的存储器或I/O设备之间实设备之间实现速度匹配。现速度匹配。READY=1：按正常时序进行读、写操作，不插按正常时序进行读、写操作，不插入入TW；READY=0：在在T3和和T4之间自动插入一个或几个之间自动插入一个或几个TW。2.4 8086/8088CPU工作模式及其系统结构工作模式及其系统结构最小模式系统特点最小模式系统特点只有只有8086/8088一个微
46、处理器一个微处理器所有总线控制信号直接由所有总线控制信号直接由CPU提供提供将将33号引脚接号引脚接5V需要需要地址锁存器地址锁存器进行地址信息分流进行地址信息分流需要使用需要使用总线缓冲器总线缓冲器将数据信息分流到数据总线将数据信息分流到数据总线图 8086在最小模式下最小模式下的典型配置时钟发生器时钟发生器/ 驱动器驱动器8位通用数据位通用数据锁存器，分流锁存器，分流20位地址信息。位地址信息。8位双向数位双向数据缓冲器，据缓冲器，分流数据。分流数据。图图 8086在在最大模式下最大模式下的典型配置的典型配置2.3.2 最大模式和系统组成最大模式和系统组成 最大模式下最大模式下，除了828
47、2锁存器和8286数据收发器外，还增加了8288总线控制器。对对CPU发出的控制信号进行变换和组合，发出的控制信号进行变换和组合，获得对获得对存储器和存储器和I/O端口的读端口的读/写信号及对锁存器写信号及对锁存器8282和和总线收发器总线收发器8286的控制信号。的控制信号。 8288引脚如图所示：图2-11 8288与8086CPU的连接图与与CPU相连，接收状态信息，确定当前相连，接收状态信息，确定当前CPU要执行的操作，发出相应的命令信号。要执行的操作，发出相应的命令信号。接收时钟发生器的接收时钟发生器的CLK信号，使信号，使8288与与CPU及系统中的其它部件同步。及系统中的其它部件
48、同步。I/O端口读命令端口读命令低电平：低电平：将所选中端口中的数据读到数据总线上将所选中端口中的数据读到数据总线上。 相当于最小模式中由相当于最小模式中由CPU发出的控制信号发出的控制信号 和和 为低电平的组合。为低电平的组合。INTAIORCRDM/IO中断响应信号，中断响应信号，送往发出中断请求的接口。送往发出中断请求的接口。 ：I/O端口写命令。端口写命令。有效时，把数据总线上的数据写有效时，把数据总线上的数据写入被选中的端口中。它相当于最小模式系统中由入被选中的端口中。它相当于最小模式系统中由CPU发出发出的控制信号的控制信号 有效和有效和 为低电平的组合。为低电平的组合。 ：存储器
49、读命令。存储器读命令。有效时，被选中的存储单元把数有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式系统中由据送到数据总线。它相当于最小模式系统中由CPU发出的发出的控制信号控制信号 有效和有效和 为高电平的组合。为高电平的组合。 ：存储器写命令。存储器写命令。有效时，把数据总线上的数据写有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最小模式系统中由入被选中的存储单元中。它相当于最小模式系统中由CPU发出的控制信号发出的控制信号 有效和有效和 为高电平的组合。为高电平的组合。 IOWCMRDCMWTCWRM/IORDM/IOWRM/IO :提前的存储器写命令，提前的存储器
50、写命令，其功能与其功能与 一样，一样，只是提前一个时钟周期输出。只是提前一个时钟周期输出。 ：提前的提前的I/O端口写命令，端口写命令，其功能与其功能与 一一样，只是提前一个时钟周期输出。样，只是提前一个时钟周期输出。 ALE：地址锁存允许信号。地址锁存允许信号。相当于最小模式系统中相当于最小模式系统中的的 ALE。AMWCMWTCAIOWCIOWC ：主级连允许：主级连允许/外设数据允许信号。此功能外设数据允许信号。此功能取决取决 于于8288的输入控制信号的输入控制信号IOB（I/O总线方式）。总线方式）。 DEN：数据总线允许信号。：数据总线允许信号。 DEN有效：有效：数据收发器把局部
