1、一、设计任务书一、设计任务书二、设计步骤二、设计步骤 秒信号发生器是数字电子钟的核心部分，它的秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟通常用晶体振荡器精度和稳定度决定了数字钟通常用晶体振荡器产生的脉冲经过整形、分频获得产生的脉冲经过整形、分频获得1Hz、512 Hz 、1024 Hz的秒脉冲。的秒脉冲。1秒信号发生器秒信号发生器CD4060管脚：管脚：1. 8Hz2. 4Hz3. 2Hz4. 512Hz5. 1024Hz6. 256Hz7. 2048Hz9. 32768Hz13. 64Hz14. 128Hz15. 32Hz利用利用555定时器设计定时器设计注：鼓励同学们
2、查阅资料、利用其他方法设计秒信号发生电路 秒、分计数器为秒、分计数器为60进制计数器，小进制计数器，小时计数器为时计数器为24进制计数器。实现这两种进制计数器。实现这两种模数的计数器采用中规模十进制集成计模数的计数器采用中规模十进制集成计数器。使用数器。使用“置数法置数法”或或“清零法清零法”以以及利用计数器的级联方法，可实现任意及利用计数器的级联方法，可实现任意进制的计数器。进制的计数器。2秒、分、时计数器设计秒、分、时计数器设计 首先将两片十进制集成计数器设置成首先将两片十进制集成计数器设置成十进制加法计数器，将第一片计数器的十进制加法计数器，将第一片计数器的进位输出连到第二片计数器的进位
3、输入，进位输出连到第二片计数器的进位输入，这样两片计数器最大可实现这样两片计数器最大可实现100进制的计进制的计数器。现要设计一个数器。现要设计一个60进制的计数器，进制的计数器，可利用可利用“置数法置数法”或或“清零法清零法”的方法的方法实现。当计数器输出实现。当计数器输出“2Q3Q2Q1Q0、lQ3Q2Q1Q0=0110、0000”时，通过门电时，通过门电路形成一置数脉冲，使计数器归零。此路形成一置数脉冲，使计数器归零。此电路可作为秒、分计数器。电路可作为秒、分计数器。(1) 60进制计数器进制计数器74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出CP输入异步置
4、数 74LS290功能表 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器 计数顺序计数顺序计数器状态计数器状态CP0Q0001120 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出五进制计数器 计数顺序计数顺序计数器状态计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 0 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 8421BCD码十进制计数器 计数计数计计 数数 器器 状状 态态顺序顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030
5、 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制 （4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 5421BCD码十进制计数器 计数计数计计 数数 器器 状状 态态顺序顺序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五进制二进制 附：用级联（相当于串行进位）法实现N进制计数器的方法（异步）。 级联法实现更大容量计数器时，计
6、数器的顺序如何？ 这样构成的N进制计数器的计数状态将保留M1进制计数器的特点。 构成七进制计数器 七进制计数器 先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0BQ2Q1Q0实现。当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000110七进制计数。 构成六进制计数器 （b）六进制计数器 先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0AQ2、R0BQ1。 当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000101六进制计数。 计数器的级联是将多个集成计数器（
7、如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。异步计数器实现的方法：低位的进位信号高位的CP端 先用级联法 再用脉冲反馈法（2）构成大容量计数器 例：利用两片74LS290构成23进制加法计数器。 图7-22 74LS290构成二十三进制计数器先将两片接成8421BCD码十进制的CT74LS290级联组成1010=100进制异步加法计数器。00100011 再将状态“0010 0011”通过反馈与门输出至异步置0端，从而实现23进制计数器。 10进制计数器的进位信号？进制计数器的进位信号？1001 0000时时Q3有
8、下降沿。有下降沿。0000(0)S92S91Q3Q0Q2Q1R01R02C1C0计数计数脉冲脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位十位个位个位（2） 24进制计数器进制计数器 同理当个位计数状态为同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态十位计数器状态为为“Q3Q2Q1Q0=0010”时，要求计数器时，要求计数器归零。通过把个位归零。通过把个位Q2、十位十位Q1相与后的相与后的信号送到个位、十位计数器的置数端，信号送到个位、十位计数器的置数端，使计数器复零，从而构成使计数器复零，从而构成24进制计数器。进制计数器。 0100(4)S92S91Q3Q0Q
9、2Q1R01R02C1C0计数计数脉冲脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位十位个位个位3译码显示电路译码显示电路 译码电路的功能是将译码电路的功能是将“秒秒”、“分分”、“时时”计数计数器的输出代码进行翻译，变成相应的数字。器的输出代码进行翻译，变成相应的数字。 用于驱动用于驱动LED七段数码管的译码器驱动七段数码管的译码器驱动LED七段共七段共阳极（共阴极）显示数码管。由阳极（共阴极）显示数码管。由LED七段数码管组成的七段数码管组成的一位数码显示电路。一位数码显示电路。 若将若将“秒秒”、“分分”、“时时”计数器的每位输出分计数器的每位输出分别接到相应七段译码器的输入端
10、，便可进行不同数字的别接到相应七段译码器的输入端，便可进行不同数字的显示。显示。 注意应在译码器输出与数码管之间串联的注意应在译码器输出与数码管之间串联的R为限流电阻。为限流电阻。 数码管显示共阳极数码管共阳极数码管必须要连接电阻，必须要连接电阻，以防电流过大，以防电流过大，烧坏二极管烧坏二极管译码器LTRBIBI/RBO74LS247七段译码器七段译码器的管脚图：的管脚图：BI/RBOLTRBI功功 能能xx0101输出输出1x011灭灯（灭灯（a g全为全为1）灯测试（灯测试（a g全为全为0）灭零（输入灭零（输入0灭灯，灭灯，RBI=0）七段译码七段译码数码管与译码器的连接：小贴士小贴士
11、: 每一片译码器驱每一片译码器驱动一只数码管，因此动一只数码管，因此秒、分、时的构成共秒、分、时的构成共需要六对数码管和译需要六对数码管和译码器。码器。4校时电路校时电路 数字钟启动后数字钟启动后,每当数字钟显示与实际时间不符每当数字钟显示与实际时间不符时时,需要根据标准时间进行校时。需要根据标准时间进行校时。 校校“秒秒”时，有两种方法：时，有两种方法：（1）采用等待校时。将琴键开关）采用等待校时。将琴键开关K1按下，此时按下，此时利用门电路封锁，使秒信号进入不到利用门电路封锁，使秒信号进入不到“秒计时秒计时器器”中，此时暂停秒计时。当数字钟秒显示值中，此时暂停秒计时。当数字钟秒显示值与标准
12、时间秒值相同时，立即松开与标准时间秒值相同时，立即松开K1，数字钟数字钟秒显示与标准时间秒计时同步运行，完成秒校秒显示与标准时间秒计时同步运行，完成秒校时。时。 （2）采用清零（置零）校时，当将琴键开关）采用清零（置零）校时，当将琴键开关K1按下，使得秒计数器置零，实现秒校时。按下，使得秒计数器置零，实现秒校时。 校校“分分”、“时时”的原理比较简单，采用加速的原理比较简单，采用加速校时。例如分校时使用校时。例如分校时使用G2、G3、G4三与非门，三与非门，当进行分校时时，按下琴键开关当进行分校时时，按下琴键开关K2，由于门由于门G3输出高电平，秒脉冲信号直接通过输出高电平，秒脉冲信号直接通过
13、G2、G4门电路被送到分计数器中，使分计数器以秒的门电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时问节奏快速计数。当分计数器的显示与标准时问数值相符时，松开数值相符时，松开K2即可。当松开即可。当松开K2时，门时，门电路电路G2封锁秒脉冲，输出高电平，门电路封锁秒脉冲，输出高电平，门电路G4接受来自秒计数器的输出进位信号，使分计数接受来自秒计数器的输出进位信号，使分计数器正常工作。同理，器正常工作。同理，“时时”校时电路与校时电路与“分分”校时电路工作原理完全相同。校时电路工作原理完全相同。 5. 整点报时电路设计整点报时电路设计D0D1D2D3A1 A0YC11
14、D1kHzQQ&Q3 Q0Q2Q0Q3Q0&Q2Q0Q0&分十位分十位分个位分个位秒十位秒十位秒个位秒个位秒个位秒个位74LS15374LS9074LS90是是TTLTTL系列的十进制计数器，其内部由四个主从触发系列的十进制计数器，其内部由四个主从触发器和一些附加门电路组成，以提供一个器和一些附加门电路组成，以提供一个2 2分频计数器和一个分频计数器和一个三级的二进制计数器。三级的二进制计数器。此芯片有门控复零输入端及还有门控置此芯片有门控复零输入端及还有门控置9 9输入端。为了使用输入端。为了使用其最大计数长度，须将输出端其最大计数长度，须将输出端Q0Q0连到连到B B输入端。计数输入脉输入
15、端。计数输入脉冲加到输入端冲加到输入端A A上，则输出为上，则输出为BCDBCD计数，见功能表计数，见功能表1 1。若把。若把Q3Q3连接到输入端连接到输入端A A上，输出则为二五混合进制。见表上，输出则为二五混合进制。见表2 2。这时。这时输入脉冲加在输入脉冲加在B B端，在端，在Q0Q0的输出上可以得到一个十分频的方的输出上可以得到一个十分频的方波。波。 计数器计数器74LS90功能表功能表清零置9空脚空脚用两片用两片74LS9074LS90组成两位十进制加法计数器，输入组成两位十进制加法计数器，输入1Hz1Hz连续连续计数脉冲，进行由计数脉冲，进行由00990099累加计数。累加计数。输
16、出端接发光二极管（译码器的输出端接发光二极管（译码器的A.B.C.D）A B C DA B C D设计一个数字钟秒位设计一个数字钟秒位6 6进制计数器并进行实验。进制计数器并进行实验。 与门（反与门（反馈归零法馈归零法取取0110） 译码器输入端译码器输入端D C B A 用两片用两片74LS90组成六十进制加法计数器，输入组成六十进制加法计数器，输入1Hz连续连续计数脉冲，进行由计数脉冲，进行由0059累加计数。累加计数。 用两片用两片74LS9074LS90组成二十四进制加法计数器，输入组成二十四进制加法计数器，输入1Hz1Hz连续连续计数脉冲，进行由计数脉冲，进行由00230023累加计
17、数。累加计数。计数器计数器74LS90构成的构成的60进制进制计数器计数器74LS90构成的构成的24进制进制秒 分 时进位脉冲的产生 调试步骤（一）调试步骤（一） 此时已经搭建完成时、分、秒的计数、译码、此时已经搭建完成时、分、秒的计数、译码、显示部分；显示部分； 采用采用信号发生器信号发生器产生产生23Hz脉冲接入脉冲接入“秒秒”的个位计数器的的个位计数器的CP0端，观察自己的时、分、端，观察自己的时、分、秒走时是否正确；秒走时是否正确； 计数、译码、显示电路正确工作之后，开始计数、译码、显示电路正确工作之后，开始搭建搭建秒脉冲发生器秒脉冲发生器电路。电路。秒脉冲发生器秒脉冲发生器 调试步骤（二）调试步骤（二） 将晶振产生的频率经过分频之后得到的将晶振产生的频率经过分频之后得到的1Hz脉冲接入脉冲接入秒钟个秒钟个位的位的74LS90的的CP0端端； 观察数字钟是否能够自动、正确走时；观察数字钟是否能够自动、正确走时； 如果电路一切正常，则开始搭建整点报时电路。如果电路一切正常，则开始搭建整点报时电路。 否则针对报时电路中的分频芯片否则针对报时电路中的分频芯片CD4060和和D触发器触发器74LS74的各个管脚连线，以及晶振进行检查。的各个管脚连线，以及晶振进行检查。整点报时(五低一高)74LS2074LS0874LS3274LS040000
