1、项目二 任务3 3尚德博学求实创新任务3 3 流水灯电路组装 任务描述 根据电路图纸，采购相关元器件，对元器件进行质量检测后，根据图纸要求装配电路。要求在满足装配工艺要求的前提下，元器件排列整齐、美观、合理，方便操作使用。A 总目标A 根据电子产品工艺要求装配流水灯电路。A 具体目标A 完成这个学习任务后，你应做到：A 在知识方面：A 1能正确叙述电路中各元器件的作用、标识方式、识别方法A 及质量判断的要点A 2能正确叙述集成电路常用封装方式及基本特点A 具体目标A 3能正确叙述集成电路安装工艺要求及安装注意事项A 在技能方面：A 1能按要求采购到所需的元器件A 2能正确判别区分三极管极各管脚
2、，判断质量好坏，A 3能正确检测发光二极管A 4能根据图纸独立完成流水灯的装配A【任务导学】A 知识链接一：三极管的识别与检测A 1 三极管的识别及其分类A 晶体三极管简称三极管，它的工作状态有三种：“放大、饱和、截止”，因此，三极管是放大电路的核心元件具有电流放大能力，同时又是理想的无触点开关元器件。A 国产三极管型号的命名方法A 国产三极管的型号命名由五部分组成A 例如：A 1.1 三极管3AD50C：锗材料PNP型低频大功率三极管，如图（a）所示；A 1.2 三极管3DG201B:硅材料NPN型高频小功率三极管如图（b）所示。A 三极管的种类较多。按三极管制造的材料来分，有硅管和锗管两种
3、；按三极管的内部结构来分，有NPN和PNP两种；按三极管的工作频率来分，有低频管和高频管两种；按三极管允许耗散的功率来分，有小功率管、中功率管和大功率管。A 2三极管的管型、极性判别及质量判断A 管型判别步骤：（万用表识别法）A 2.1 万用表调到R100（或R1K）挡；A 2.2 用黑表笔接触三极管的一根引脚，红表笔分别接触另两根引脚，测出一组（两个）阻值；A 2.3 表笔依次换接三极管其余两引脚，重复上述操作，又测得两组阻值；A 2.4 比较三组阻值，当某一组中的两个阻值基本相同时，黑表笔所接的引脚为该三极管的基极，另外若该组阻值为三组中最小，说明被测管是NPN型；若该组的两个阻值为最大，
4、则说明被测管是PNP型。A 发射极和集电极判别：A 对NPN于型三极管，黑表笔接假定是集电极的管脚，红表笔接假定是发射极的管脚（对于PNP型管，万用表的红、黑表笔对调）；然后用大拇指将基极和假定集电极连接（注意两管脚不能短接），这时记录下万用表的测量值；最后反过来，把原先假定的管脚对调，重新记录下万用表的读数，两次测量值较小的黑表笔所接的管脚是集电极（对于PNP 型管，则红表笔所接的是集电极）。A 三极管指针式万用表质量判断A 测 NPN 三极管:将万用表欧姆挡置“R 100”或“R lk”处,把黑表笔接在基极上,将红表笔先后接在其余两个极上,如果两次测得的电阻值都较小,再将红表笔接在基极上,
5、将黑表笔先后接在其余两个极上,如果两次测得的电阻值都很大,则说明三极管是好的。A 测 PNP 三极管:将万用表欧姆挡置“R 100”或“R lk”处,把红表笔接在基极上,将黑表笔先后接在其余两个极上,如果两次测得的电阻值都较小,再将黑表笔接在基极上,将红表笔先后接在其余两个极上,如果两次测得的电阻值都很大,则说明三极管是好的。A 知识链接二：集成电路介绍A 1 CD4017介绍A CD4017 是5 位Johnson 计数器，具有10 个译码输出端，CP、CR、INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH 为低电平时，计数器在时钟上升沿计
6、数；反之，计数功能无效。CR 为高电平时，计数器清零。A Johnson 计数器，提供了快速操作、2 输入译码选通和无毛刺译码输出。防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10 个时钟输入周期CO 信号完成一次进位，并用作多级计数链的下级脉动时钟。A CD4017 提供了16 引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料双列直插(P)和陶瓷片状载体(C)4 种封装形式。A CD4017十进制计数器内部电路图：CD4017BCD4017BA 数字电路CD4017是十进制计数分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉
7、冲信号的分配，整个输出时序就是Q0、Q1、Q2、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。A CD4017有10个输出端（Q0Q9）和1个进位输出端COUT。每输入10个计数脉冲，COUT就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。有3个输入端（MR、CP0和CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1Q9）均为低电平。CP 0和CP 1是2个时钟输入端，若要用上升沿来计数，则信号由CP 0端输入；若要用下降沿来计数，则信号由CP 1端输入。A 设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD40
8、17有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。A CD4017有两个时钟端 CP 和 EN，若用时钟脉冲的上沿计数，则信号从 CP 端输入；若用下降沿计数，则信号从 EN 端输入。设置两个时钟端是为了级联方便A CD4017引脚图如下A 2 CD4069介绍A CD4069引脚图如下A CD4069是六反相集成电路，由六个COS/MOS反相器电路组成，此器件要用作通用反相器。它的主要功能就是当输入为低电平时，则输出为高电平；当输入为高电平时，则输出为低电平。（缺口左边第一脚为元件第一引脚）A 1脚（1IN）第一输入端（1脚与2脚为一组反相器）A 2脚（1O
9、UT）输出端A 3脚（2IN）第二输入端（3脚与4脚为一组反相器）A 4脚（2OUT）输出端A 5脚（3IN）第三输入端（5脚与6脚为一组反相器）A 6脚（3OUT）输出端A 8脚（4OUT）输出端（8脚与9脚为一组反相器）A 9脚（4IN）第四输入端A 10脚（5OUT）输出端（10脚与11脚为一组反相器）A 11脚（5IN）第五输入端A 12脚（6OUT）输出端（12脚与13脚为一组反相器）A 13脚（6IN）第六输入端A 14脚（VSS）电源正端A 7脚（VSS）负电源端A 4069实物照片A 知识链接三：常见的电子组件封装方式介绍A 1 常见的电子组件封装方式介绍A 1.1 电阻、电容
10、、电感外形尺寸的描述方式。A 在 描 述 S M T 电 阻、电 容、电 感 时，经 常 用 到 0603/0805/1206/1210/2012 等数字组合来表示，它们是什么意思？与具体阻值没有关系，但封装尺寸与功率有关，通常来说如下：A 0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4WA 这些都是英制的尺寸单位表示法。A 举例如下：0603 表示：长 0.06 英寸，宽 0.03 英寸A 2012 表示：长 0.20 英寸，宽 0.12 英寸A 换算成公制单位的表示法如下.A 电容电阻外形尺寸与封装的对应关系是：A 0402=1.0m
11、m0.5mm 0603=1.6mm0.8mm 0805=2.0mm1.2mmA 1206=3.2mm1.6mm 1210=3.2mm2.5mm 1812=4.5mm3.2mmA 2225=5.6mm6.5mmA 英寸/mil/mm 之间换算单位为：A 1 英寸=1000mil 1mm 约=40milA 1.2 常见IC的封装方式简介A 集成电路芯片（IC:Integrated Circuit Chip）A 集成电路有普通的 IC，有大规模集成电路（LSIC），还有超大规模集成电路（VLSIC）。一般的 SOP 封装都是普通的 IC，QFP 是 LSIC，PGA 是 VLSIC。A 1.2.1
12、DIP(Dual Inline Package)（如下图）A 是指采用双列直插形式封装的集成电路芯片绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过 100 个。采用 DIP 封装的 CPU 芯片有两排引脚，需要插入到具有 DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。A DIP 封装A DIP 封装具有以下特点：A 其一，适合在 PCB(印刷电路板)上穿孔焊接，操作方便。A 其二，芯片面积与封装面积之间的比值较大，故体积也较大。A 1.2.2 QFP 塑料方型扁平式
13、封装和 PFP 塑料扁平组件式封装（如下图）A QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用 SMD（表面安装设备技术）将芯片与主板焊接起来。采用 SMD 安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。A QFP 封装A PFP（Plastic Flat Package）方式封装的芯片与 QFP方式基本相同。唯
14、一的区别是 QFP一般为正方形，而 PFP 既可以是正方形，也可以是长方形。A QFP/PFP 封装具有以下特点：A（1）适用于 SMD 表面安装技术在 PCB 电路板上安装布线。A（2）适合高频使用。A（3）操作方便，可靠性高。A（4）芯片面积与封装面积之间的比值较小。A Intel 系列 CPU 中 80286、80386 和某些 486 主板采用这种封装形式。1.2.3 PGA 插针网格数组封装（如下图）A PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成 2-5 圈
15、。安装时，将芯片插入专门的 PGA 插座。A 为使 CPU 能够更方便地安装和拆卸，从 486 芯片开始，出现一种名为 ZIF 的 CPU 插座，专门用来满足 PGA 封装的 CPU 在安装和拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU 就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将 CPU 的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸 CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU 芯片即可轻松取出。A PGA封装A 1.2.4 BGA 球栅数
16、组封装（如下图）A 随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当 IC 的频率超过 100MHz 时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当 IC 的管脚数大于 208 Pin 时，传统的封装方式有其困难度。A 因此，除使用 QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA 一出现便成为 CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA 封装A 1.2.5 CSP 封装（如下图）A CSP 芯片尺寸封装
17、随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到 CSP(Chip Size Package)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC 尺寸边长不大于芯片的 1.2倍，IC 面积只比晶粒(Die)大不超过 1.4 倍。CSP 封装A 1.2.6 MCM 多芯片模块（如下图）A 为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用 SMD 技术组成多种多样的电子模块系统，从而出现MCM(Multi Chip Model)多芯片模块系统。A MCM 具有以下特点：A 1、封装延迟时间缩小，易于实现模块高速化。A 2、缩小整机/模块的封装尺寸和重量。A 3、系统可靠性大大提高。学校：增城市职业技术学校（国家级重点学校）官网：http:/ YOU
