1、 第六章 大规模集成电路江苏大学电气学院电子工程系江苏大学电气学院电子工程系数字电子技术引言引言 半导体存储器用来存储大量的二值信息，按照集成度划分，它属于大规模集成电路（LSI）。根据其结构和工作原理的不同，工程中一般将半导体存储器分为只读存储器（ROM）和随机存取存储器（RAM）两大类。另一类功能特殊的LSI是可编程逻辑器件（PLD）特点是用户可以通过编程使之具有不同的逻辑功能，故PLD芯片具有使用灵活、集成度高、工作速度快和系统可靠性高等优点。6.1 半导体存储器半导体存储器6.1.1 半导体存储器的特点半导体存储器的特点半导体存储器具有集成度高、体积小、存储密度大、可靠性高、价格低、外
2、围电路简单和易于批量生产的特点，它用来存储程序和大量的数据，是计算机和数字系统中不可缺少的组成部分。6.1.2 半导体存储器的分类半导体存储器的分类 1.按照制造工艺分为双极型和按照制造工艺分为双极型和MOS存储器存储器双极型存储器具有速度快、功耗大、价格高的特点，主要用于高速应用场合，如计算机中的高速缓存；而MOS存储器以MOS触发器或电荷存储器件作为基本存储单元，具有集成度高、功耗小、价格低的特点，主要用于大容量存储系统，如计算机内存。2.按照存取功能分为按照存取功能分为ROM和和RAM ROM在正常工作时，只能从中读取数据，不能写入数据，属于数据非易失存储器，适用于存储固定数据或程序的场
3、合。根据结构特点可将ROM分为掩模式ROM、可编程ROM（Programmable Read-Only Memory，简称PROM）、可擦除可编程ROM（Erasable Programmable Read-Only Memory，简称EPROM）。RAM在正常工作时可以随时向存储单元读出或写入数据。根据存储单元结构和工作原理的不同，将RAM分成静态随机存储器（Static Random Access Memory，简称SRAM）和动态随机存储器（Dynamic Random Access Memory，简称DRAM）。3.按数据输入按数据输入/输出方式分为串行存储器和并行存储器输出方式分为串
4、行存储器和并行存储器 并行存储器中数据输入或输出采用并行方式，串行存储器中数据输入或输出采用串行方式。6.1.3 半导体存储器的主要技术指标半导体存储器的主要技术指标1.存储容量存储容量存储器中所有存储单元的数目。例如一个内含1024个存储单元的存储器，其存储容量为1K（1K=1024）。2.存取时间存取时间 一般用读（或写）的周期来表示，存储器连续两次读出（或写入）操作所需的最短时间间隔称为读（或写）周期。6.2 随机存取存储器（随机存取存储器（RAM）SRAM和DRAM这两类RAM的整体结构基本相同，它们之间的不同点在于存储单元的结构和工作原理有所不同。SRAM以静态触发器作为存储单元，依
5、靠触发器的自保持功能存储数据，而DRAM以MOS管栅极电容的电荷存储效应来存储数据。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为10241位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为2564位的RAM，就是一个有256个4位寄存器的RAM。存储器的分类RAM ROM双极型单极型静态动态ROMPROMEPROME2PRO
6、M闪速存储器集成电路存储器的分类集成电路存储器的分类6.2.1 RAM的结构的结构RAM通常由存储矩阵、地址译码器和读/写控制电路（亦称输入/输出电路）等3大部分组成，1.存储矩阵存储矩阵 一个RAM中有许多个结构相同的存储单元，因这些存储单元排列成矩阵形式，故称作存储矩阵。每个存储单元存储一位二进制信息（0或1）.2.地址译码器地址译码器 在RAM中，地址的选择是通过地址译码器来实现的。地址译码器通常有字译码器和矩阵译码器两种。在大容量存储器中，通常采用矩阵译码器，这种译码器将地址分为行地址和列地址译码器两部分，存储容量存储容量=存储单元的数目存储单元的数目=行数行数*列数列数=字数字数*位
7、数位数X1例如：1024*1的存储器，可以排列成32*32的矩阵。A5 A6 A7 A8 A9A0A1A2A3A4行 译 码 器列 译 码 器（0，0）（0，1）（0，2）（0，30）（0，31）（1，0）（1，1）（1，2）（1，30）（1，31）（2，0）（2，1）（2，2）（2，30）（2，31）（30，0）（30，1）（30，2）（30，30）（30，31）X0X30X2X31（31，0）（31，1）（3，2）（31，30）（31，31）Y0Y31Y1Y2Y30根据上述容量的概念，在图6-2所示的RAM中，共计有3232=1024个字，每个字长为1，故该RAM的容量为1024，即它共有
8、1024个存储单元，排列成3232的矩阵结构形式，图6-2中每一个方框代表一个存储单元。该RAM的二进制地址范围为A9A8A7A6A5A4A3A2A1A0=00000000001111111111，行地址A4A0经行地址译码器使某一根行线Xi为1，列地址A9A5经列地址译码器使某一根列线Yj为1。对于存储器，每给定一组地址，则各有一根对应的行线和列线输出为1，这意味着该行线和列线被选中，于是行线和列线交叉点上的单元就被选中，亦即选中了该地址对应的一个字，可以对该地址的存储单元进行读/写操作。例如A9A0=1111100000 ，则32根行线中的X0为1，其余为0，32根列线中的Y31为1，其余
9、为0，列线Y31使与它连接的一对MOS管导通，图中右上角的存储单元（0，31）被选中，则该存储单元的两根位线分别与一对互补的数据线D和接通，可对该单元进行读/写操作。以上就是该RAM的寻址读/写原理。在本例10241 RAM中，由于每个字长为1，所以每次读/写只对这个字（一个存储单元）进行操作。对于每个字长大于1（多个存储单元）的存储器来说，每次读/写操作是对一个字中的多位数据同时进行读/写的。3.片选和读片选和读/写控制电路写控制电路 每片RAM 的存储容量极为有限，而在实际应用中通常需要大容量存储器，故工程中解决大容量存储器的方法是用多片RAM，通过一定的连接方式组成大容量存储系统。在这种
10、情况下，当任一时刻进行读/写操作时，通常只与其中的一片或几片RAM交换数据，为此，在RAM中设有片选端 （低电平有效）。若在某片RAM的 端加低电平，则该RAM就被选中，可对其进行读/写操作，否则该RAM不工作，它与存储系统隔离。CSCS图中 为读/写控制信号，芯片被选中后是读还是写操作，由 信号决定；I/O为芯片的数据输入/输出端。当CS=1时，门D1、D2输出为0，故D3、D4 和D5均呈高阻状态，I/O端与存储器内部完全隔离，禁止对该片存储器进行读/写操作。而当CS=0时，该芯片被选中，此时若 =1，D2输出高电平，这时仅D3被打开，被选中的存储单元存储的数据出现在I/O端，即存储器进行
11、读操作；若 =0，则D1输出高电平，这时仅D4、D5被打开，加在I/O端的输入数据以互补的形式出现在内部数据线D和D上，并且存入被选中的存储单元中，即存储器进行写操作。/R W/R W/R W/R W4 静态存储器（静态存储器（SRAM）的存储单元）的存储单元 SRAM的存储单元可采用双极型晶体管（BJT）器件，亦可采用MOS场效应晶体管器件。当采用MOS存储单元时，有NMOS器件，也有CMOS器件，其中CMOS器件以其低功耗的特点在SRAM中得到广泛应用。目前，大容量SRAM一般都采用CMOS器件作为存储单元。采用6管CMOS存储单元的SRAM有 6116（2K8）、6264（8K8）、62
12、256（32K8）等芯片。6管CMOS存储单元的典型电路 图中V1和V3、V2和V4分别是两个CMOS反相器，它们首尾交叉连接成基本RS触发器，作为SRAM的一个存储单元。V5、V6、V7、V8均为门控管，V5、V6由行线X控制，V7、V8由列线Y控制，以控制位线与数据线D、的通断，并且V7、V8为该列线上各CMOS存储单元所公用。当X=Y=1时,门控管导通,基本RS触发器与数据线接通可执行读/写操作;当X=Y=0时,门控管截止,不能进行读/写操作,RS触发器存储的信息保持不变 5.动态存储器（动态存储器（DRAM）的存储单元）的存储单元 前面介绍的6管CMOS存储单元构成的SRAM有两个缺点
13、：不管存储的是1还是0，总有一个管子导通，需要消耗一定的功率，这对于大容量存储器来说，因存储单元很多，故消耗的功率相当可观；每个存储单元需要6个MOS管，不利于提高存储器的集成度，而动态存储器（DRAM）则较好地解决了这两个问题。DRAM的存储单元是基于MOS管栅极电容的电荷存储效应来存储数据的。由于DRAM存储单元的结构非常简单，所以在大容量、高集成度RAM中得以广泛应用。但是由于栅极电容的容量非常小（通常只有几个皮法），而且漏电又不可避免，所以存储器存储电荷的时间极为有限，必须及时地补充漏掉的电荷，以保证数据不致丢失，故在DRAM中必须定时为栅极电容补充电荷，以保持栅极电容上有足够高的电压
14、，通常称之为刷新刷新或再生再生。因此在DRAM工作时必须辅以刷新控制电路 V1、V2是两个增强型NMOS管,数据以电荷的形式存储在C1和C2上，而C1和C2上的电压又控制着V1、V2的导通或截止状态，从而决定存储单元存0或1。工作原理工作原理 若C1被充电，且C1上的电压大于V1的开启电压，同时C2未被充电，则V1导通，V2截止，因此将C1为高电平（逻辑1）、C2为低电平（逻辑0）的 状态称作存储单元的0状态。反之，将C1为低电平（逻辑0），C2为高电平（逻辑1），即V2导通，V1截止的状态称作存储单元的1状态1）读操作程序A 先加预充电脉冲，使CB、C/B充电至高电平,使V5、V6管导通 B
15、 使X、Y同时为高电平,门控管V3、V4、V7、V8均导通，这时内部所存数据被读出。2）写操作程序使X、Y同时为高电平,使V3、V4、V7、V8管导通。输入数据从器件的I/O端通过读/写控制电路加到D、端，然后通过V7、V8传输到位线B和上，再经过V3、V4管将数据写入C1或C2。6.2.2 RAM容量的扩展容量的扩展1)位数的扩展 即增加RAM芯片的字长.位扩展可以利用芯片的并联方式实现，即将RAM的地址线、R/W线和片选信号线对应地并接在一起，而各个片子的输入/输出（I/O）作为字的各个位线。例例 把把1024*1的的RAM芯片扩展成芯片扩展成1024*8的的RAM。2）字数的扩展字数的扩
16、展可以利用外加译码器控制芯片的片选输入端来实现。例 将1K*4的RAM芯片扩展为2K*4的存储器系统。第一片的存储容量为1K*4地址范围是A10 A9 A8 A7A0 0 0 0 00000000 000H 0 1 1 11111111 3FFH第二片的存储容量为1K*4地址范围是A10 A9 A8 A7A0 1 0 0 00000000 400H 1 1 1 11111111 7FFH例2：将1K*4的RAM扩展为4K*8的存储器系统。解：所需的芯片数量为4K*8/1K*4=8片地址总线为12根，数据总线为8根。先进行位数扩展再进行字数扩展。6.3 只读存储器只读存储器ROM定义：定义：只读
17、存储器ROM（ReadOnly memory）是存储固定信息的存储器件，即先把信息和数据写入到存储器中，在正常工作时它存储的数据是固定不变的，只能读出，不能迅速写入，故称为只读存储器。特点特点：掉电后存储的数据不会丢失。分类分类:按照其数据写入方式的不同，将它分成掩模式ROM、可编程ROM（PROM）和可擦除可编程ROM（EPROM）。而根据EPROM数据擦除、写入方式的不同，又分为紫外线可擦除可编程ROM（UVEPROM）、电可擦除可编程ROM（E2PROM）和快闪式存储器（Flash Memory）等3种。ROM的用途：的用途：1、存储各种程序代码；2、实现多输入、多输出逻辑函数真值表3、
18、代码的变换、符号和数字显示等有关数字电路及存储各种函数等。6.3.1、ROM的结构的结构ROM主要由地址译码器、存储矩阵和输出缓冲器3部分组成。存储矩阵用许多结构相同的存储单元组成，存储单元可用二极管构成，也可用 BJT或MOS管构成.6.3.2 掩模式只读存储器（固定掩模式只读存储器（固定ROM）掩模式ROM在出厂时内部存储的数据已经固化在芯片内部，故它在使用时内容不能更改，只能读出其中的数据。（1）二极管）二极管ROM1）电路组成：具有两位地址输入码和4位数据输出的ROM 的结构如下图所示。当W0W3中任意一根线给出高电平信号时，都会在D0D3 4根数据线上输出一组4位二进制代码。将每组输
19、出代码称作一个字，并把W0W3称作字线，D3D0称作位线（数据线），则A1、A0即为地址线。读取数据时，先使=0，再从A1A0输入指定的地址码，则由地址所指定的各存储单元中存放的数据便出现在输出数据线上。例如，当A1A0=10时，仅W2=1，而其他字线均为0。由于只有D2一根线与W2之间接有二极管，所以该二极管导通后使D2为高电平，而D0 、D1 和D3均为低电平。这时因=0，故4个输出三态缓冲器打开，即在数据输出端得到D3D2D1D0=0100。2.MOS管管ROM ROM用增强型NMOS管代替了二极管,图见P227 字线与位线交叉点上接有MOS管时，相当于该单元存1，未接MOS管时相当于该
20、单元存0。6.3.3 EPROM 在研制一个数字系统的过程中，用户常常希望能够按照自己的需要对ROM 进行编程，这样的ROM叫做可编程ROM或EPROM。PROM在出厂时，制作的是一个完整的二极管或三极管存储单元矩阵，相当于所有的存储单元全部存入1。在每个单元的三极管发射极上都接有快速熔丝，它是用低熔点的合金或很细的多晶硅导线制成的。写操作：在写入数据时，首先应找出要写入0的单元地址，并输入相应的地址码，使相应的字线输出高电平，然后在相应的位线上按规定加入高电压脉冲，使稳压管UZ导通，写入放大器AW的输出呈低电平、低内阻状态，相应存储单元的三极管饱和导通，有较大的脉冲电流流过熔丝，并将其熔断。
21、3、EPROM：采用浮栅型MOS器件作为存储单元的一个元件，需紫外线照射才能擦除，大概需要1030分钟，可擦除上万次。4、EEPROM：同样采用浮栅工艺，但可利用一定宽度电脉冲擦除。6.4 可编程逻辑器件可编程逻辑器件6.4.1概述概述 自世纪年代初集成电路诞生以来，经历了SSI、MSI、LSI的发展过程，目前已进入了超大规模（VLSI）和甚大规模（ULSI）阶段，数字系统设计技术也随之发生了崭新的变化。前已指出，数字系统是由许多子系统或逻辑模块构成的。设计者可以根据各模块的功能选择适当的SSI、MSI以及LSI芯片拼接成预定的数字系统，也可把系统的全部或部分模块集成在一个芯片内，称为专用集成
22、电路ASIC。使用ASIC不仅可以极大的减少系统的硬件规模（芯片数、占用的面积及体积等），而且可以降低功好、提高系统的可靠性、保密性及工作速度。ASIC（Application of specialintegrate circuit）是一种由用户定制的集成电路。又可以分为全定制电路和半定制电路。全定制电路：制造厂按用户提出的逻辑要求，专门设计和制造的芯片。这类芯片专业性强，适合在大批量定性生产的产品中使用。常用的有电子表机芯、存储器、中央处理器CPU芯片等。半定制经历了这样两个过程：首先由制造厂制成标准的半成品，然后由制造厂根据用户提出的逻辑要求，再对半成品进行加工，实现 预定的数字系统芯片。
23、典型的半定制器件是20世纪70年代出现的门阵列（Gaterray，GA）和标准单元阵列（Standard Cell Array，SCA）。它们分别在芯片上集成了大量逻辑门和具有一定逻辑功能的逻辑单元，通过布线把这些硬件资源连接起来实现数字系统.这两种结构的ASICA布线（即编程都是由集成电路制造厂完成的。）随着集成电路制造工艺和编程技术的提高，针对GA和SCA这两类产品的设计和编程都离不开制造厂的缺点，从20世纪70年代末开始，发展了一种称为可编程逻辑器件（PLD）的半定制芯片。PLD芯片内的硬件资源和连线资源也是由制造厂生产好的，但用户可以借助功能强大的设计自动化软件（也称设计开发软件）和编
24、程器，自行在实验室内、研究室内，甚至车间等生产现场，按照下述的过程，进行设计编程，实现所希望的数字系统。算法设计和电路划分图形输入和文本输入编译和逻辑仿真设计实现目标文件下载PLD作为ASIC的一个重要分枝，其制造技术和应用技术都取得了飞速的发展：主要表现在以下方面（1）电路结构PLD SPLD HDPLD CPLD EPLD FPGASPLD两级与或结构的单元电路。CPLD有效扩展SPLD和吸取SCA的构思的基础上构成的。其基本结构形式和PAL、GAL相似，由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模比PAL和GAL大得多。FPGA从GA的基础上发展的。6.4.2 PLD6.4
25、.2 PLD的基本组成的基本组成 任何一个组合电路，总可以用一个或多个与或表达式来描述；任何一个时序电路总可以用输出方程组和驱动（激励）方程组来描述，而输出方程和驱动（激励）方程也都可以是与或表达式。如果PLD包含了实现与或表达式所需的两个阵列与门阵列和或门阵列，那就能够实现组合逻辑，如果配置记忆元件还可以实现时序电路。SPLD就是根据此理构成的。下图为SPLD的基本组成框图。输入电路：起着缓冲作用，且生成互补的的输入信号。输出电路：既有缓冲作用，又可以提供不同的输出结构，如三态（3S）输出，OC输出以及寄存器输出等。根据与阵列和或阵列各自是否可编程以及输出方式可否编程，SPLD可分为四大类型
26、：6.4.3 PLD中阵列的表示方法中阵列的表示方法有“”号表示编程熔丝未烧断，交叉点连接；有“”号表示出厂时已连接；无符号编程熔丝已烧断，交叉点断开。6.4.4 可编程阵列逻辑可编程阵列逻辑PAL PAL是在PLA之后出现的一种PLD。由于PLD的飞速发展，这类器件已用得不多，但它是后续出现的GAL以及更为强大的CPLD的基础，这里仅介绍PAL的基本原理。PLA与其它PLD器件一样包含一个与阵列和一个或阵列，主要特征是与阵列可编程，而或阵列固定不变。因而用PAL实现逻辑函数时，每个输出是若干个乘积项之和，而乘积项的数目是固定的。PAL品种很多，可以满足各种不同的需要。用户可以根据使用要求，选
27、择其阵列结构大小、输入输出数目与方式，以实现各种组合逻辑和时序逻辑功能。6.4.5 复杂的可编程逻辑器件（复杂的可编程逻辑器件（CPLD）结构同PAL、GAL，芯片资源更丰富，另外，从系统体积、功耗、工作速度、可靠性、设计灵活性等方面来说，用CPLD设计数字系统比用PAL或GAL设计数字系统具有更大的、更明显的优势。6.4.6 现场可编程门阵列（现场可编程门阵列（FPGA）PLD一般都采用与或阵列加上输出逻辑宏单元的结构形式，而FPGA则采用了完全不同的结构，它由若干个独立的可编程逻辑模块组成，用户可通过编程将这些逻辑模块联接成所需要的数字系统。因为这些模块的排列形式和门阵列（GA）中的单元排
28、列形式相似，所以沿用了门阵列的名称。6.4.7 在系统可编程逻辑器件（在系统可编程逻辑器件（ISPPLD）对于PAL、GAL、CPLD和FPGA器件，不管它们采用熔丝工艺制作，还是采用UVEPROM或E2CMOS工艺制作，在对它们编程时，都要用到高于+5V的编程电压信号，而电路板上通常用+5V电压供电，因此对这类器件编程时，必须将它们从电路板上取下，插到专用的编程器上，由编程器产生各种编程需要的高压脉冲信号，来完成器件的编程工作，这种工作方式称为“离线”编程方式使用不方便.在系统把原属于编程器的写入/擦除控制电路及高压脉冲发生电路集成于PLD器件中，这样编程时就不需要编程器。这种工作方式称为“在系统”编程方式。编程芯片输出数码管输出发光二极管输入开关 EDA实验板结构ISPPLD10326.4.8 可编程逻辑器件的开发技术简介可编程逻辑器件的开发技术简介开发系统：硬件软件PC机编程器编程电缆专用开发软件常用的开发软件：Altera公司：MAX+plusIIQuartus公司：FoundationXinlinx公司：AllianceLattice公司：ispEXPERT本章作业本章作业P277 6-2;6-4.
