1、方法方法计计寄存器寄存器概述概述(Sequential Logic Circuit)(Sequential Logic Circuit)主要内容：主要内容：1.时序电路的时序电路的特点特点、功能表示功能表示方法和方法和分类分类2.时序电路的基本时序电路的基本分析方法分析方法和和设计方法设计方法3.常用的时序电路：常用的时序电路：计数器、计数器、寄存器、读寄存器、读/写存储器、写存储器、顺序脉冲发生器和顺序脉冲发生器和 可编程可编程 时序逻辑电路时序逻辑电路。一、时序电路的特点一、时序电路的特点1.定义定义 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入
2、信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2.电路特点电路特点(1)与时间因素与时间因素(CP)有关；有关；(2)含有记忆性的元件含有记忆性的元件(触发器触发器)。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1.逻辑表达式逻辑表达式(1)输出方程输出方程)(),()(nnntQtXFtY(3)状态方程状态方程)(),()(1nnntQtWHtQ (2)驱动方程驱动方程)(),()(nnntQtXGtW 2.状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻
3、辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP三、时序逻辑电路分类三、时序逻辑电路分类1.按逻辑功能划分：按逻辑功能划分：计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2.按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新，要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。3.按输出信号的特性划分：按输出信号的特性划分：)()(nn
4、tQFtY)(),()(nnntQtXFtY 存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路5.1.1 时序电路的基本分析方法时序电路的基本分析方法1.分析步骤分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特性方程特性方程输出方程输出方程状态方程状态方程计算计算2.分析举例分析举例时钟方程时钟方程CPCPCPCP 210输出方程输出方程nnnQQQY012 驱动方程驱动方程nnQK,QJ2020 nnQK,QJ010
5、1 nnQK,QJ1212 状态方程状态方程 例例 5.1.1 解解 画出如下时序电路的状态图和时序图画出如下时序电路的状态图和时序图1J1KC10Q0Q1J1KC11J1KC11Q2Q1Q2Q&FF1FF0FF2CPY特性方程特性方程nnnQKQJQ 1（CP有效）有效）nnnnnnQQQQQQ2020210 CP有效有效nnnnnnQQQQQQ0101011 CP有效有效nnnnnnQQQQQQ1212112 CP有效有效nnQQ210 nnQQ011 nnQQ112 nnnQQQY012CPQ2 Q1 Q0 Y0123456 0120 0 010 0 110 1 111 1 111 1
6、0101 0 00 1 011 0 110 1 01000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动：存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动：无效状态形成循环。无效状态形成循环。0 0 01CP有效有效CP有效有效CP有效有效nnnQQQ012排列：排列：Y方法方法2 利用卡诺图求状态图利用卡诺图求状态图nnQQ210 nnQQ011 nnQQ112 11001100Q2n+1Q2nQ1nQ0n0100 01
7、 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 1000001111Q0n+1Q2nQ1nQ0n0100 01 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011111101000 010 110100nnnQQQ012排列：排列：Y/1/1/1/1000001011111110100/0/1nnnQQQY012000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000YnnnQQQ012排列：排列：Y 练习
8、练习1 时钟方程时钟方程CPCPCPCP 210输出方程输出方程nnQSQY021 nnnQQQY0122 驱动方程驱动方程100 KJnnnQKSQQJ01201,SQQKQQJnnnn102012,nnQQ010 状态方程状态方程nnnnnnnnQQQQQQQSQ010120111 nnnnnnnnQQQQSQQQQ021201212 解解 画出电路的状画出电路的状态图和时序图态图和时序图（同步）（同步）nnnQKQJQ 1CP有效有效特性方程特性方程CP有效有效CP有效有效CP有效有效nnnnnnnnQQQQSQQQQ021201212 nnnnnnnnQQQQQQQSQ01012011
9、1 nnQQ010 10110100Q2n+1SQ2nQ1nQ0n00 01 11 10010010010001 11 1010101010Q1n+1SQ2nQ1nQ0n00 01 11 10101010000001 11 1010011001Q0n+1SQ2nQ1nQ0n00 01 11 10100110010001 11 10S=0Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 010 100 011101 110 000 111S=1Q1nQ0nQ2n0100 01 11 10001 010 100 011101 000 000 111Q2n+1 Q
10、1n+1 Q0n+1输入输入现态现态次态次态输出输出SQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y1Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 00 00 00 00 01 00 01 1000 001/00010/00011/0
11、0100/00101/001100/001110/000/011/101101111/00能自启动能自启动012QQQS/Y1Y21/11nQnQnQnQSnQnQnQnQ021201212nQnQnQnQnQnQnQSnQ010120111nQnQ010nQnSQY021nQnQnQY0122000 001/00010/00011/00100/00101/001100/001110/000/011/101101111/00当当 S=0 时，每时，每 8 个个 CP 一个循环；一个循环；当当 S=1 时，每时，每 6 个个 CP 一个循环。一个循环。012QQQS/Y1Y2 练习练习2 画出如
12、下异步时序电路的状态画出如下异步时序电路的状态图和时序图图和时序图1DC10Q0Q1DC11DC11Q1Q&FF1FF0FF2CP&2Q2Q 解解 时钟方程时钟方程CPCPCP 2001QCP 驱动方程驱动方程状态状态方程方程nnQQD020 nQD11 nnQQD012 DQn 1nnnQQQ0210 (CP 有效有效)nnQQ111 (Q0 有效有效)nnnQQQ0112 (CP 有效有效)（异步）（异步）特性方程特性方程(CP 有效有效)现态现态次态次态注注Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1时钟条件时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1
13、01 1 1CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0nnnQQQ0210 nnQQ111 nnnQQQ0112 101000000110011000010001(CP 有效有效)(Q0 有效有效)(CP 有效有效)000001 010 011 100101 110 111能自启动能自启动012QQQ排列：排列：CP CPCPCP 2001QCP 000001 010 011 100不画无不画无效状态效状态1 2 3 4 5CPQ0Q0Q1Q2排列：排列：012QQQ5.1.2 时序电路的基本
14、设计方法时序电路的基本设计方法1.设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（时钟输出状态方程）（时钟输出状态方程）求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动特性方程特性方程Q2n+1 Q1n+1 Q0n+12.设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1 解解 选用下降沿触发的选用下降沿触发的 JK JK 触发器，若触
15、发器，若用同步方式用同步方式,则则时钟方程时钟方程：00 01 11 1001 nQ2nnQQ01Y000001 02QQY （为方便，略为方便，略去右上角去右上角 n）00 01 11 1001 nQ2nnQQ01010QQn 0101211QQQQQQn 020112QQQQQn 例例 5.1.2 CP0=CP1=CP2=CPnnnQQQ012Y010011100101000001010 nQ10110 11 nQ01012 nQ0101010QQn 0101211QQQQQQn 020112QQQQQn 100 KJ01021,QKQQJ 约束项约束项022201)(QQQQQQ 022
16、01201QQQQQQQQ 02201QQQQQ CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：检查能否自启动：110111000能能自启动自启动/0/102012 QK,QQJ 02QQY 010QQn 0101211QQQQQQn 02_20112QQQQQQn特性方程特性方程nnnQKQJQ 1（CP有效）有效）1/1 例例 5.1.3 设计设计 一个串行数据检测电路，要求：连续输入一个串行数据检测电路，要求：连续输入3 个或个或 3 个以上数据时输出为个以上数据时输出为 1，否则为，否则为 0。解解 S0 原始状态原始状态(0)S1 输入输入1个个
17、1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 个或个或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出信号输出信号0/01/00/01/00/00/01/1S0S1S20/01/00/01/00/01/10/00/0X/YS0S1S20/01/00/01/00/01/1M=3，取取 n=2S0=00S1=01S2=110001110/01/00/01/00/01/1选选 JK()触发器触发器,同步同步方式方式Q1nQ0nX0100 01 11 10Y000001 nXQY1 nnXQQ011 XQn 10时钟方程时钟方程:CP0=CP1=CPQ1n+1 Q
18、0n+100000001111100001111 nQ10 nQ1nnQQ01X/YnnXQQ011 nnnnQXQQXQ1010 nnQXQ01 约束项约束项nnnQXQXQ101 XQn 10nnQXXQ00 nXQJ01 XK 1XJ 0XK 0nXQY1&CPX1Y1J1KC1FF0Q0无效状态无效状态 10000010000/01111 111/1能自启动能自启动Q11KC1FF1&1J注意注意:求驱动方程时求驱动方程时,应先转换状态方程应先转换状态方程,使之与特性方程的形式一致使之与特性方程的形式一致,再比较再比较 练习练习 按如下状态图设计时序电路。按如下状态图设计时序电路。00
19、0/00001010011100101/00/001/001/001101/001111/00nnnQQQ012P/Y1Y2 解解 CPCPCPCP210 0100PQ2nQ1nQ0n00 01 11 10000000000001 11 10Y1 0000PQ2nQ1nQ0n00 01 11 10000001000001 11 10Y2nnQQPY011 nnnQQQY0122 选用上升沿触发的选用上升沿触发的 D 触发器触发器000/00001010011100101/00/001/001/001101/001111/00Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n 00
20、01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n 00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q0n+1 Q0n+1010QQn Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n 00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n
21、+1010111QQQQQn Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n 00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q2n+1 Q0n+1012021212 QQQPQQQQQn =D0=D1=D25.2.1 计数器的特点和分类计数器的特点和分类一、计数器的功能及应用一、计数器的功能及应用1.功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。2.应用：应用：分频、定时、进行数字运算等。分频、定时、进行数字运算等。二、计数器的特点二、计数器的特点1.输入信号：输入信号：计数脉冲计数脉
22、冲 CPMoore 型型2.主要组成单元：主要组成单元：时钟触发器时钟触发器三、三、计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制(任意进制任意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数(Up-Down Counter)按时钟按时钟控制分：控制分：同步计数器同步计数器(Synchronous )异步计数器异步计数器(Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器
23、能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态数 叫做叫做计数器的计数器的计数容量计数容量、长度长度或或模模。3 位二进制同步加法计数器：位二进制同步加法计数器：823 M00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2 1.结构框图和状态图结构框图和状态图 每来一个每来一个CP，计数输出增，计数输出增加加1，计满时，产生进位信号，计满时，产生进位信号C=Q2Q1Q0，（此时高位计数器此时高位计数器Q3的输出仍为的输出仍为0，即未产生计数，即未
24、产生计数输出输出）再来一个再来一个CP，计数器归，计数器归零的同时使高位计数器零的同时使高位计数器Q3在在C的的作用下，产生高位计数输出，作用下，产生高位计数输出，即即Q3由由0变为变为1.3位二进制位二进制同步加法计同步加法计数器数器CP计数脉冲计数脉冲Q2Q1Q0C进位进位计数计数输出输出Q3高位计高位计数器数器00000010010001101000101011001111nnnQQQ012/C2.选择触发器，求时钟方程、输出方程、状态方程选择触发器，求时钟方程、输出方程、状态方程选选3个个CP触发的边沿触发的边沿JKFF因为同步，所以因为同步，所以CPCPCPCP210由状态图得由状态
25、图得输出方程输出方程nnnQQQC012Q1nQ0nQ2n0100 01 11 10001 010 100 011101 110 000 111Q2n+1 Q1n+1 Q0n+100000010010001101000101011001111nnnQQQ012/C由状态图得卡诺图由状态图得卡诺图10110100Q2n+1Q2nQ1nQ0n0100 01 11 10分解该卡分解该卡诺图得诺图得10110100Q2n+1Q2nQ1nQ0n0100 01 11 1010101010Q1n+1Q2nQ1nQ0n0100 01 11 1010011001Q0n+1Q2nQ1nQ0n0100 01 11
26、10由卡诺图得由卡诺图得状态方程状态方程nnnnnnnnQQQQQQQQ012021212 nnnnnQQQQQ010111nnQQ0103.求驱动方程求驱动方程因因JKFF的特性方程为的特性方程为nnnQKQJQ1nnnnnnQQQQQQ2_01_201nnnnQQQQ1010nnQQ00_11所以所以驱动方程驱动方程nnQQKJ0122nQKJ011100 KJ4.画逻辑图画逻辑图nnnQQQC012nnQQKJ0122nQKJ011100 KJCP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行进位串行进位触发器触发器负载均匀负载均匀CP1J1KC
27、1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重设计方法二：设计方法二：按计数规律进行级联按计数规律进行级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C=Q2n Q1n Q0n来一个来一个CP翻转一次翻转一次J0=K0=1当当Q0=1，CP到来即翻转到来即翻转J1=K1=Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2=K2=Q1Q0=T0=T1=T26、n 位二进制同步加法计数器级联规律：位二进制同步加法计数器级联
28、规律：-100121 ijnjnnniniiQQQQQT5、用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&(二二)二进制同步减法计数器二进制同步减法计数器(1.结构框图和状态图结构框图和状态图3位二进制位二进制同步减法计同步减法计数器数器CP计数脉冲计数脉冲Q2Q1Q0B借位借位计数计数输出输出Q3高位计高位计数器数器 每来一个每来一个CP，计数输出减少，计数输出减少1，减，减完时（即完时（即Q2Q1Q0=000），产生借位信，产生借位信号号 ，（此时高位此时高位计数器计数器Q3的输出仍为
29、的输出仍为1，即未产生计，即未产生计数输出数输出）再来一个再来一个CP，计数器的输，计数器的输出出Q2Q1Q0由由000 111的的同时使高位同时使高位计数器计数器Q3在在B的作用下，产生高位计的作用下，产生高位计数输出，即数输出，即Q3由由1变为变为0.B=Q2n Q1n Q0n00000010010001101000101011001111nnnQQQ012/B00000010010001101000101011001111nnnQQQ012/B2.选择触发器，求时钟方程、输出方程、状态方程选择触发器，求时钟方程、输出方程、状态方程选选3个个CP触发的边沿触发的边沿JKFF因为同步，所以因
30、为同步，所以CPCPCPCP210由状态图得由状态图得输出方程输出方程 B=Q2n Q1n Q0n由状态图得卡诺图由状态图得卡诺图Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10111000 010 001011 100 110 101分解该卡分解该卡诺图得诺图得11100001Q2n+1Q2nQ1nQ0n0100 01 11 1011100001Q2n+1Q2nQ1nQ0n0100 01 11 1001010101Q1n+1Q2nQ1nQ0n0100 01 11 1010011001Q0n+1Q2nQ1nQ0n0100 01 11 10由卡诺图得由卡诺图得状态方
31、程状态方程nnnnnnnnQQQQQQQQ120201212_nnnnnQQQQQ010111_nnQQ0103.求驱动方程求驱动方程因因JKFF的特性方程为的特性方程为nnnQKQJQ1_012nnnQQQnnnQQQ201)(nnnQQQ2_01_012nnnQQQnnnnQQQQ1_010_nnQQ00_11所以所以驱动方程驱动方程nnQQKJ0_122nQKJ011100 KJ4.画逻辑图画逻辑图nnQQKJ0_122nQKJ011100 KJ B=Q2n Q1n Q0nCP1J1KC1FF011J1KC1FF11J1KC1FF2&BQ0Q1Q2Q0Q1Q2B=Q2n Q1n Q0nB
32、orrow若用若用T 触发器：触发器：设计方法设计方法2：CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000012FF FF FF、012 QQQ、向高位发出的借位信号向高位发出的借位信号T0=1T1=Q0nT2=Q1n Q0n级联规律：级联规律：1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2(三三)二进制同步可逆计数器二进制同步可逆计数器单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器加加/减减控制端控制端
33、0/DU加计数加计数T0=1、T1=Q0n、T2=Q1nQ0n/012nnnQQQBC 1/DU减计数减计数 T0=1、T1=Q0n、T2=Q1nQ0nnnnQQQBC012/CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D&1&1&1C/B每来每来1个个CP翻转翻转1次次CP和和Q0同时具备同时具备才翻转才翻转CP和和Q1Q0同同时具备才翻转时具备才翻转双时钟输入二进制同步可逆计数器双时钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CP0=CPU+CPD CP1=CPU Q0n+CPD Q0n CP2=CPU Q1n Q0n+CP
34、D Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU=CP，CPD=0CPD=CP，CPU=0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD(四四)集成二进制同步计数器集成二进制同步计数器1.集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1
35、 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=0000同步同步并行置数并行置数CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 1)74LS161 和和 74LS16374161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，CTP=CTT=1 二进
36、制同步加法计数二进制同步加法计数CTPCTT=0CR=1，LD=1，保持保持若若 CTT=0CO=0若若 CTT=1nnnnQQQQCO0123 74163 异步清零异步清零同步清零同步清零2)CC4520VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP1EN1Q0 1Q1 1Q2 1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9 Q0 Q1 Q2 Q3EN CP CR21使能端使能端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n
37、+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 2.集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1)74191（单时钟）（单时钟）Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO=Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO=Q3nQ2nQ1nQ0n1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC C
38、O/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 CT=1,CO/BO=1时，时，CPRC CTBOCOCPRC /1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32)74193(双时钟双时钟)COQ0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOC
39、PDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO=CO=1(一一)二进制异步加法计数器二进制异步加法计数器(1.结构框图和状态图结构框图和状态图3位二进制位二进制异步加法计异步加法计数器数器CP计数脉冲计数脉冲Q2Q1Q0C进位进位计数计数输出输出Q3高位计高位计数器数器000000100100011010001010110011
40、11nnnQQQ012/C2.选择触发器，求时钟方程、输出方程、状态方程选择触发器，求时钟方程、输出方程、状态方程选选3个个CP触发的边沿触发的边沿JKFF求求先画时序图，由状态图，可画出时序图：先画时序图，由状态图，可画出时序图：CPQ0Q1Q2由时序图可知，应选：由时序图可知，应选：CP0=CPCP1=Q0CP2=Q1由状态图，得由状态图，得输出方程输出方程nnnQQQC012由状态图得卡诺图由状态图得卡诺图Q1nQ0nQ2n0100 01 11 10001 010 100 011101 110 000 111Q2n+1 Q1n+1 Q0n+100000010010001101000101
41、011001111nnnQQQ012/C分解该卡分解该卡诺图得诺图得10110100Q2n+1Q2nQ1nQ0n0100 01 11 1010101010Q1n+1Q2nQ1nQ0n0100 01 11 1010011001Q0n+1Q2nQ1nQ0n0100 01 11 10CPQ0Q1Q2 因为选因为选CP触发的边沿触发的边沿JKFF，CP2=Q1，由时序图可知，由时序图可知，Q1时，时，Q2n Q1n Q0n只有只有011及及111两个现态，而其它状态不会出现，故其它两个现态，而其它状态不会出现，故其它状态对应的最小项为约束项，故状态对应的最小项为约束项，故Q2n+1的卡诺图应改为，同理
42、，的卡诺图应改为，同理，CP1=Q0,Q0 时时Q2n Q1n Q0n只有只有001，011，101，111四个现态，而其它状态四个现态，而其它状态不会出现，故不会出现，故Q1n+1的卡诺图应改为的卡诺图应改为由卡诺图得由卡诺图得状态方程状态方程nQQ_21n2nnQQ111nnQQ010（Q1有效）有效）（Q0有效）有效）（CP有效）有效）3.求驱动方程求驱动方程因因JKFF的特性方程为的特性方程为nnnQKQJQ1nQQ_21n2nnQQ22_1_1nnQQ111nnQQ11_1_1nnQQ00_1_1nnQQ010所以所以驱动方程驱动方程122 KJ111 KJ100 KJC=Q2n Q
43、1n Q0n4.画逻辑图画逻辑图1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&用用T 触发器实现触发器实现二进制异步加法计数器二进制异步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用用T 触发器触发器(J=K=1)下降沿下降沿触发触发C=Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0=CPCP1=Q0CP2=Q1D 触发器构成的触发器构成的 T 触发器触发器(D=Qn)，下降沿下降沿触发触
44、发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0(二二)二进制异步减法计数器二进制异步减法计数器(1.结构框图和状态图结构框图和状态图3位二进制位二进制异步减法计异步减法计数器数器CP计数脉冲计数脉冲Q2Q1Q0B借位借位计数计数输出输出Q3高位计高位计数器数器00000010010001101000101011001111nnnQQQ012/B2.选择触发器，求时钟方程、输出方程、状态方程选择触发器，求时钟方程、输出方程、状态方程选选3个个CP触发
45、的边沿触发的边沿JKFF求求先画时序图，由状态图，可画出时序图：先画时序图，由状态图，可画出时序图：Q2CPQ0Q1由时序图可知，应选：由时序图可知，应选：CP0=CPCP1=Q0CP2=Q1由状态图得由状态图得输出方程输出方程 B=Q2n Q1n Q0n00000010010001101000101011001111nnnQQQ012/B由状态图得卡诺图由状态图得卡诺图Q1nQ0nQ2n0100 01 11 10111000 010 001011 100 110 101Q2n+1 Q1n+1 Q0n+1分解该卡分解该卡诺图得诺图得11100001Q2n+1Q2nQ1nQ0n0100 01 1
46、1 1001010101Q1n+1Q2nQ1nQ0n0100 01 11 1010011001Q0n+1Q2nQ1nQ0n0100 01 11 10 因为选因为选CP触发的边沿触发的边沿JKFF，CP2=Q1，由时序图可知，由时序图可知，Q1即即 Q1时，时，Q2n Q1n Q0n只有只有000及及100两个现态，而其它状态不会出现，故其它两个现态，而其它状态不会出现，故其它状态对应的最小项为约束项，故状态对应的最小项为约束项，故Q2n+1的卡诺图应改为，同理，的卡诺图应改为，同理，CP1=Q0,Q0 即即Q0时时Q2n Q1n Q0n只有只有000，110，100，010四个现态，而其它状态
47、四个现态，而其它状态不会出现，故不会出现，故Q1n+1的卡诺图应改为的卡诺图应改为Q2CPQ0Q1 由卡诺图得由卡诺图得状态方程状态方程nQQ_21n2（Q1有效）有效）nnQQ111（Q0有效）有效）nnQQ010（CP有效）有效）3.求驱动方程求驱动方程因因JKFF的特性方程为的特性方程为nnnQKQJQ1nQQ_21n2nnQQ22_1_1nnQQ111nnQQ11_1_1nnQQ010nnQQ00_1_1所以所以驱动方程驱动方程122 KJ111 KJ100 KJB=Q2n Q1n Q0n4.画逻辑图画逻辑图1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2
48、Q21BCP&CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 触发器触发器(J=K=1)上升沿触发上升沿触发CP0=CPCP1=Q0CP2=Q1B=Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi=Qi-1CPi=Qi-1减法计数减法计数CPi=Qi-1CPi=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&用用T 触发器实现触发器实现二
49、进制异步减法计数器二进制异步减法计数器1 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP0Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD(三三)集成二进制异步计数器集成二进制异步计数器 74197、74LS197计数计数/置数置数异步清零异步清零0 CR000030 QQ异步置数异步置数 1 CR0/LDCT 3030DDQQ 加法计数加法计数 1 CR1/LDCT二二 八八 十六进制计数十六进制计数二二-八八-十六进制计数器的实现十六进制计数器的实现M=2CPCP 0
50、计数输出：计数输出：0QM=8CPCP 1计数输出：计数输出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16010,QCPCPCP 计数输出：计数输出：0 1 23QQQQ其它：其它：74177、74LS177、74293、74LS293 等。等。301,QCPCPCP 1 2 30QQQQ（8421BCD 码）码）(一一)十进制同步加法计数器十进制同步加法计数器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/11.结构框图
