1、集成电路集成电路CADCAD设计设计 Cmos数字电路o CMOS反相器 o MOS传输门 o 静态CMOS门电路 o 动态CMOS电路 o MOS其它单元电路黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统集成电路集成电路CADCAD设计设计参考书目：1、半导体集成电路，朱正涌 编著。清华大学 出版社。2、数字集成电路电路-电路、系统与设计，美Jan M.Rabaey.周润德 译。电子工业出版社。集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统MOS基本逻辑单元电路 MOS集成电路具有集成度高、功集成电路具有集成度高、功耗低的特点，是当今大
2、规模集成电路耗低的特点，是当今大规模集成电路的主流产品，尤其是的主流产品，尤其是CMOS集成电路。集成电路。集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统静态MOS反相器 MOS反相器特性的分析是反相器特性的分析是MOS基基本逻辑门电路分析的重要基础。本逻辑门电路分析的重要基础。集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统1.结构和工作原理结构和工作原理ViVoVDDMPMNVi为为VOL时，时，MN截止，截止，MP非饱和非饱和-Kp 2(VOL-VDD-VTP)(VOH-VDD)(VOH-VDD)2
3、=0VOH=VDD Vi为为VOH时，时，MN非饱和，非饱和，MP截止截止Kn2(VOH-VTN)VOL-VOL2=0VOL=0 无比电路无比电路MP 为为PMOS,VTP 0CMOS反相器集成电路集成电路CADCAD设计设计耗尽型增强型P沟n沟P沟n沟电路符号电路符号转移特性转移特性输出特性输出特性集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统2.电压传输特性及器件工作状态表电压传输特性及器件工作状态表ViVoVDDMPMN截止截止非饱和非饱和VDD+VTPVi VDD饱和饱和非饱和非饱和VO+VTNVi VDD+VTP饱和饱和饱和饱和VO+VT
4、P Vi VO+VTN非饱和非饱和饱和饱和VTN ViVO+VTP非饱和非饱和截止截止0 ViVTNP管管N管管输入电压范围输入电压范围0VOViVDDVDDVDD+VTPVTN集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统3.噪声容限噪声容限 0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪声容限指定噪声容限VNMmax=minVNMHmax,VNMLmax 0011集成电路集成电路CADCAD设计设计黑龙江大学集成
5、电路与集成系统黑龙江大学集成电路与集成系统(2)最大噪声容限最大噪声容限VNMH=VOH-V*=VDD-V*VNML=V*-VOL=V*Vi=VDD+VTP+VTN o1+o当当V*为为 时，噪声容限为最大时，噪声容限为最大（）（）其中：其中：o=KNKP=N(W/L)N P(W/L)PV*将随着将随着 o的变化而向相反方向变化的变化而向相反方向变化NMOS和和PMOS都饱和时有都饱和时有:记作记作V*V*VDD0VOViVDD o增大增大集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 4.瞬态特性瞬态特性 VoVDDViMPMNCL0VotVDD
6、0VitVDD CL为负载电容，带负载门数为负载电容，带负载门数越多，越多，连线越长，连线越长，CL越大，延迟越大，延迟越大。越大。在cmos电路中，负载电容的充放电时间限了开关速度。集成电路集成电路CADCAD设计设计 例：画出在开关期间nmos管工作点的移动轨迹。（阶跃电压Vi从0变化到VDD时，Vo和ID的关系曲线）VDDViMPMNCLVo集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(1)下降时间下降时间ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD VTN+1ln(19VDD 20 VTN)=
7、KN越大越大 tf越小越小0VotVDD90%10%tftf=tf1+tf2 集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)上升时间上升时间ViVoVDDMPMNCL0VotVDD90%10%tr2 VDD KP(VDD|VTP|)CL|VTP|0.1VDDVDD|VTP|+1ln(19VDD 20|VTP|)=KP越大越大 tr越小越小tr=tr1+tr2 集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(3)平均平均延迟时间延迟时间 tpd=(tpHL+tpLH)/20VitVDD50%0Vot
8、50%tpHLVDDtpLHViVoVDDMPMN集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统5.功耗特性功耗特性ViVoVDDMPMN(1)静态功耗静态功耗PD 理想情况下静态电流为理想情况下静态电流为0，实际存在漏电流（表面漏电，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗：结漏电），有漏电功耗：PD=Ios VDD CMOS电路功耗由三部分电路功耗由三部分组成：静态功耗、瞬态功耗和组成：静态功耗、瞬态功耗和节点电容充放电功耗。节点电容充放电功耗。设计时应尽量减小设计时应尽量减小PN结面积结面积 集成电路集成电路CADCAD设计设计黑龙
9、江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)交流功耗交流功耗PAViVoVDDMPMNCOCI0Vit0ITt PA 2 1(tr+tf)ITmax VDD c 由于节点都存在寄生电由于节点都存在寄生电容，因而状态转换时输入波容，因而状态转换时输入波形有一定的斜率，使形有一定的斜率，使NMOS和和PMOS都处于导通态，存都处于导通态，存在瞬态电流，产生功耗：在瞬态电流，产生功耗：设计时应尽量减小设计时应尽量减小tr和和tf集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(3)瞬态功耗瞬态功耗PT 在状态转换过程中，在状态转换过程中，结点
10、电位的上升和下降，结点电位的上升和下降，都伴随着结点电容的充放都伴随着结点电容的充放电过程，产生功耗：电过程，产生功耗：设计时应尽量减小设计时应尽量减小节节点寄生电容点寄生电容PT=CL VDD 2ViVoVDDMPMNCL集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统6.最佳设计最佳设计 ViVoVDDMPMN(1)最小面积最小面积方案方案 芯片面积芯片面积 A=(Wn Ln+Wp Lp)按工艺设计规则设计最小尺寸按工艺设计规则设计最小尺寸 Lp=Ln Wp=Wn 面积小、功耗小、非对称延迟面积小、功耗小、非对称延迟(2)对称延迟对称延迟方案方案
11、 上升时间与下降时间相同上升时间与下降时间相同tr=tf 应有：应有：Kp=Kn，一般取：，一般取：Lp=Ln则有：则有：Wp/Wn=n/p 2集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统ViVoVDDMPMN(3)对延迟最小方案对延迟最小方案（Tpd最小）最小）一般取：一般取：Lp=Ln Wp/Wn=12 CL=CE+(Wp Lp+Wn Ln)Cg0TpdWp/Wn0 0.4 0.8 1.21.6 2.02.4寄生寄生电容电容增大增大Lp=Ln集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(4)级间
12、最佳驱动方案级间最佳驱动方案 Cg共共N级级CL0e5 /ln 设：级间尺寸比为设：级间尺寸比为，CL/Cg=驱动相同负载延迟为驱动相同负载延迟为 1 N-2 N-1一般取一般取 =25则：每级门延迟为则：每级门延迟为，总延迟，总延迟 为为N,N=，N=ln/ln 可见：可见：=e时，总延迟最小时，总延迟最小因此有：因此有：N=ln(/ln)集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统7.单元版图示例单元版图示例 集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统MOS传输门 MOS传输门就是通过控制传输
13、门就是通过控制MOS管管的导通和截止来实现信号的传输控制。的导通和截止来实现信号的传输控制。结构简单，控制灵活，是组成结构简单，控制灵活，是组成MOS电电路的基本单元之一。路的基本单元之一。集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统单沟传输门单沟传输门1.NMOS传输门传输门IOG“0”IOGG为为“1”电平时电平时 NMOS开启，传送信号开启，传送信号G为为“0”电平时电平时 NMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的NMOS管放电，管放电，NMOS管逐渐管逐渐进入非饱和，放电加快，最进入非饱和
14、，放电加快，最终终O点达到与点达到与I点相同的点相同的“0”。(1)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统“1”IOG O点电容通过饱和导通的点电容通过饱和导通的NMOS管充电，当管充电，当O点电位上点电位上升到比升到比G点电位低一个点电位低一个VTn时，时，NMOS管截止。即最终管截止。即最终O点达点达到的到的“1”比比G点的点的“1”低一个低一个VTn。(2)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)集成电路集成电路CADCAD设计设计黑龙江大学集成电路与
15、集成系统黑龙江大学集成电路与集成系统2.PMOS传输门传输门G为为“0”电平时电平时 PMOS开启，传送信号开启，传送信号G为为“1”电平时电平时 PMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的PMOS管充电，管充电，PMOS管逐渐管逐渐进入非饱和，充电加快，最进入非饱和，充电加快，最终终O点达到与点达到与I点相同的点相同的“1”。(1)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)IOG“1”IOG集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 O点电容通过饱和导通的点电容通过饱和导通的
16、PMOS管放电，当管放电，当O点电位下降点电位下降到比到比G点电位高一个点电位高一个|VTp|时，时，PMOS管截止。即最终管截止。即最终O点达到点达到的的“0”比比G点的点的“0”高一个高一个|VTp|(2)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)“0”IOG集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统CMOS传输门传输门O点电容通过饱和导通的点电容通过饱和导通的NMOS管和管和PMOS管放电，管放电，NMOS管逐管逐渐进入非饱和，渐进入非饱和，PMOS管逐渐截管逐渐截止，最终止，最终O达到与达到与I相同的相同的“0”。(
17、1)由由I向向O传送传送“0”(O初始为初始为“1”)OIGGG为为“0”电平、电平、G为为“1”电平电平时时 NMOS、PMOS管都截止。管都截止。G为为“1”电平时、电平时、G为为“0”电电平平 NMOS、PMOS管都开启。管都开启。OIGG“0”集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 O点电容通过饱和导通的点电容通过饱和导通的NMOS管和管和PMOS管充电，管充电，PMOS管逐渐进入非饱和，管逐渐进入非饱和，NMOS管逐渐截止，最终管逐渐截止，最终O达到与达到与I相同的相同的“1”。(2)由由I向向O传送传送“1”(O初始为初始为“0
18、”)OIGG“1”集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统MOS传输门的速度传输门的速度GViVoGViVoGnViVoGp MOS传输门的传输速度与传输门的传输速度与节点电容、前级驱动能力、和节点电容、前级驱动能力、和自身自身MOS管的管的W/L有关。有关。对于自身来说，对于自身来说，W/L越大，越大，导通电阻越小，传输速度越快。导通电阻越小，传输速度越快。对于单沟传输门来说，传对于单沟传输门来说，传送送“1”和和“0”的速度不同，而的速度不同，而对于对于CMOS传输门可以达到相传输门可以达到相同。同。集成电路集成电路CADCAD设计设计黑
19、龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统MOS传输门的特点传输门的特点1)NMOS传输门能可靠地快速传送传输门能可靠地快速传送“0”电平，电平，传送传送“1”电平时较慢，且有阈值损失；电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平，电平，传送传送“0”电平时较慢，且有阈值损失；电平时较慢，且有阈值损失；3)CMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平和电平和“0”电平，但需要两种器件和两个控制信号电平，但需要两种器件和两个控制信号4)MOS传输门具有双向传输性能传输门具有双向传输性能5)MOS传输门属于无驱动衰减性传
20、输传输门属于无驱动衰减性传输集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统1.或非门（或非门（nor?）(1)电路结构示例电路结构示例VDDCBFnor4ADVDDABF Fnor2VDDCBFnor3A静态CMOS门电路集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统VDDABFnor2PMOS管管导通时等导通时等效效PMOS管的宽长管的宽长比减小比减小NMOS管管随着导通随着导通NMOS管管个数的增个数的增加等效宽加等效宽长比加大长比加大输入端数过多将输入端数过多将严重影响严重影响tr(速度速度)和噪
21、声容限和噪声容限集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统2.与非门（与非门（nand?）(1)电路结构示例电路结构示例VDDABFnand4CDFABnand3CVDDABFnand2VDD集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统NMOS管管导通时等导通时等效效NMOS管的宽长管的宽长比减小比减小PMOS管管随着导通随着导通PMOS管管个数的增个数的增加等效宽加等效宽长比加大长比加大ABFnand2V
22、DD输入端数过多将输入端数过多将严重影响严重影响tf(速度速度)和噪声容限和噪声容限(2)性能分析示例性能分析示例集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(3)单元版图示例单元版图示例集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统3.与或非门（与或非门（aoi?.?）(1)示例示例1:aoi32VDDABFCEDABCDE集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)示例示例2:aoi221VDDABFDABCEEDC集成电路集成电路CADCAD
23、设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 4.或与非门（或与非门（oai?.?）(1)示例示例1:oai32VDDABFDABCEDCE集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)示例示例2:oai221VDDACFABEBEDDC集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统5.异或门（异或门（xor）(1)示例示例1ABFF=A+B+AB集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)示例示例2、3AVDDBFVDDV
24、DDABF集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统6.异或非门（异或非门（nxor）(1)示例示例1ABFF=AB(A+B)集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统(2)示例示例2、3ABFVDDVDDVDDABF集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统7.驱动三态门驱动三态门FAEnVDDFAEnVDDVDDAFCCCC集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统8.钟控三态门钟控三态门VD
25、DACFCABFCCVDDABFCCVDD钟控或非门钟控或非门钟控与非门钟控与非门钟控反相器钟控反相器集成电路集成电路CADCAD设计设计黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统9.伪伪NMOS逻辑门逻辑门 用一个常通用一个常通PMOS代替代替CMOS逻辑中的逻辑中的P型逻辑型逻辑块，简化了电路，减小了输入电容。但是，增加了静块，简化了电路，减小了输入电容。但是，增加了静态功耗，抬高了态功耗，抬高了VOL(有比电路有比电路)。VDDFA1A2A3B1B2N逻辑块逻辑块VDDA1FCA2B1B2DN逻辑块逻辑块集成电路集成电路CADCAD设计设计动态动态CMOS单元电路单元电路1
26、.基本单元结构基本单元结构黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统VDDABF VcVDDABFCC动态CMOS电路 集成电路集成电路CADCAD设计设计 2.移位寄存器示例移位寄存器示例黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统ViVoVDD VDD 集成电路集成电路CADCAD设计设计 3.预充单元结构预充单元结构黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统VDDFA1A2A3B1B2 N逻辑块逻辑块预充管预充管 若预充过程中输入若预充过程中输入都为都为“0”，预充结束后，预充结束后，输入信号才到达，会出输入信号才到达，会出现电荷再分配问题。现电荷
27、再分配问题。若预充过程中输入若预充过程中输入信号到达，可能会产生信号到达，可能会产生比较大的直流功耗。比较大的直流功耗。集成电路集成电路CADCAD设计设计4.改进的预充单元结构改进的预充单元结构预充求值结构预充求值结构黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统AVoVDDB 1预充管预充管求值管求值管NC 1型逻辑块型逻辑块 预充过程中，输预充过程中，输入信号到达，求值过入信号到达，求值过程中输入信号不可改程中输入信号不可改变。避免了电荷再分变。避免了电荷再分配和产生大的直流功配和产生大的直流功耗问题。耗问题。集成电路集成电路CADCAD设计设计动态动态CMOS电路的级联电路的
28、级联 1.级联的问题级联的问题黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 后级门开始求值时，输入信号并不是前后级门开始求值时，输入信号并不是前级门求出的值，而是前级门预充的值级门求出的值，而是前级门预充的值“1”。因此，当前级门求出值时，后级门预充的因此，当前级门求出值时，后级门预充的“1”已丢失，无法再进行正确求值。已丢失，无法再进行正确求值。AVoVDDB 1预充管预充管求值管求值管C 1AVoVDDB 1预充管预充管求值管求值管C 1N逻辑块逻辑块集成电路集成电路CADCAD设计设计 2.多项时钟解决级联问题多项时钟解决级联问题黑龙江大学集成电路与集成系统黑龙江大学集成电路
29、与集成系统准两相时钟准两相时钟 2 1一级预充、锁存一级预充、锁存一级求值一级求值二级求值二级求值二级预充、锁存二级预充、锁存二级求值二级求值一级预充、锁存一级预充、锁存AVoVDDBC 1预充管预充管求值管求值管AVoVDDB 2预充管预充管求值管求值管C 2 2 1 1 2 1N逻辑块逻辑块集成电路集成电路CADCAD设计设计3.Domino逻辑解决逻辑解决级联问题级联问题黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统AVoVDDBC 1预充管预充管求值管求值管AVoVDDB 1预充管预充管求值管求值管C 1 1N逻辑块逻辑块总是当前级门求出值时，后级门才开始进行求值。总是当前级
30、门求出值时，后级门才开始进行求值。集成电路集成电路CADCAD设计设计4.N-P逻辑解决逻辑解决级联问题级联问题黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统AVoVDDBC 预充管预充管求值管求值管逻辑块逻辑块NAVoVDDBC 预充管预充管求值管求值管逻辑块逻辑块P集成电路集成电路CADCAD设计设计开关逻辑电路开关逻辑电路（传输门逻辑）（传输门逻辑）1.NMOS多路开关多路开关黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统EVCCF=P1AB+P2AB+P3AB+P4ABP4P3P2P1A AB BF 可以通过可以通过增加上拉和驱增加上拉和驱动电路来提高动电路来提高速
31、度。速度。MOS其它单元电路 集成电路集成电路CADCAD设计设计 2.CMOS多路开关多路开关黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统P4P3P2P1ABFAAAABBBBP4P3P2P1A ABBF 便于布局布线便于布局布线集成电路集成电路CADCAD设计设计加法器加法器电路电路 1.组合逻辑半加器单元组合逻辑半加器单元黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统S=AB+AB=(A+B)AB C=AB=ABA BSC集成电路集成电路CADCAD设计设计2.组合逻辑全加器单元组合逻辑全加器单元黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统Ci=AB+B
32、C+AC=AB+C(A+B)Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)CiABCCiCiSiCiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABC集成电路集成电路CADCAD设计设计3.传输门结构全加器单元传输门结构全加器单元黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统Ci=(A B)C+(A B)ASi=(A B)C+(A B)CVDDABVDDCA BA BCiSiVDDVDD集成电路集成电路CADCAD设计设计4.串行进位加法器串行进位加法器黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统A0B0A1B1A2B2A3B3A4
33、B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5 最终进位信号产生速度慢，因此适用最终进位信号产生速度慢，因此适用于位数不多、速度要求不高的加法运算。于位数不多、速度要求不高的加法运算。在高速加法器中，往往采用先行进在高速加法器中，往往采用先行进位技术。位技术。集成电路集成电路CADCAD设计设计5.先行进位加法器先行进位加法器黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统令：令：Gk=AkBk Pk=Ak+Bk则：则：Ck=AkBk+(Ak+Bk)Ck-1=Gk+Pk Ck-1 因而有：因而有：Ck=Gk+Pk （Gk-1+Pk-1 Ck-2)=Gk+Pk Gk-
34、1+Pk Pk-1 Ck-2 =(只与原始数据只与原始数据A、B、C有关有关)由此可见，任何一位的进位输出只与输入由此可见，任何一位的进位输出只与输入信号有关，无论位数增加多少，生成各位进位信号有关，无论位数增加多少，生成各位进位的逻辑级数不变，产生速度快。的逻辑级数不变，产生速度快。位数过多时常位数过多时常采用分组分级先行进位方式，以减少元件数。采用分组分级先行进位方式，以减少元件数。集成电路集成电路CADCAD设计设计 6.先行进位加法器设计练习先行进位加法器设计练习黑龙江大学集成电路与集成系统黑龙江大学集成电路与集成系统 设计一个设计一个3位先行进位加法位先行进位加法器，完成器，完成A0A1A2和和B0B1B2的相的相加得到的和（包括进位）。加得到的和（包括进位）。（用逻辑门组成）（用逻辑门组成）
