1、数字电子技术基础与数字电子技术基础与技能技能-第第4章章湖南有色金属职业技术学院李响初2第第4章章 时序逻辑电路时序逻辑电路学习目标学习目标 知识目标知识目标：v 了解时序逻辑电路逻辑功能描述方法及分析方法。v 掌握常用集成时序逻辑器件逻辑功能和应用特性 技能目标技能目标：v 会用万用表测试集成时序逻辑器件性能好坏。v 会组装与调试篮球比赛24秒倒计时控制器。34.1 时序逻辑电路基本知识时序逻辑电路基本知识话题引入话题引入 在工程技术中，数字电路除了组合逻辑电路外，还有另外一类逻辑电路，其功能特点是任一时刻，电路的输出状态不仅取决于该时刻的输入状态，还与前一时刻电路的状态有关，具有这种 功能
2、特点的电路称为时序逻辑电路（Sequential Logic Circuit）。它通过存储器件“记住”输入信号的历史，可以解决组合逻辑电路无法解决的“记忆”问题，从而拓宽了逻辑设计的应用领域。初学者学习本课程时，一般要将常用时序逻辑部件逻辑功能及应用特性作为主要研究对象。4v 4.1.1 时序逻辑电路的基本特征时序逻辑电路的基本特征v 时序逻辑电路的一般模型如图4-1所示.图4-1 时序逻辑电路模型v 基本特征：v 1）结构上存在输出端到输入端的反馈网络，且有存储器件；5v 2）存储电路的输出状态反馈到组合逻辑电路的输入端，并与输入信号一起，共同决定组合逻辑电路的输出，即电路具有记忆功能。v
3、典型应用见图4-2.a）自动售货机 b）工业计时器 c）序列发生器图4-2 时序逻辑电路典型应用64.1.2 时序逻辑电路的分析方法时序逻辑电路的分析方法v 基本步骤可用图4-5所示的框图表示。表4-5 时序逻辑电路分析步骤 注：实例讲解详见教材。7 4.2 寄寄 存存 器器话题引入话题引入 1971年，INTEL公司推出了世界上第一款CPU（Central Pocessing Unit/中央处理器）4004，为计算机的普及奠定了技术基础。随着历经39年技术革新和高速发展，CPU已成为现代计算机的核心部件。对于PC而言，CPU是计算机的“心脏”，是完成各种运算和控制的核心，其规格与频率常常被用
4、来作为衡量计算机性能好坏的重要指标。CPU一般由运算逻辑部件、寄存器部件和控制部件组成。其中寄存器部件包括通用寄存器、专用寄存器和控制寄存器，主要实现数据寄存功能。事实上，寄存器是数字仪表和计算机硬件系统中最基本的功能器件之一。84.2.1 数码寄存器数码寄存器v 存放数码的时序逻辑器件称为数码寄存器，简称寄存器。v 图4-8所示为利用D触发器组成的4位数码寄存器。图4-8 4位数码寄存器 逻辑功能：清零、接收数据、保存数据、输出数据。94.2.2 移位寄存器v 具有寄存数码及移位数码逻辑功能的寄存器称为移位寄存器。移位寄存器可分为单向移位寄存器和双向移位寄存器。v【单向移位寄存器】在移位控制
5、脉冲作用下，寄存器所寄存数码只能向某一方向移动的寄存器称为单向移位寄存器。图4-9所示为利用边沿触发结构D触发器组成的4位右移移位寄存器。图4-9 4位右移移位寄存器10v 状态表如表4-2所示。v 表表4-2 4位右移移位寄存器状态表位右移移位寄存器状态表11v 图4-10所示为利用边沿触发结构D触发器组成的4位左移移位寄存器。其工作原理请读者参照4位右移移位寄存器自行分析。图4-10 4位左移移位寄存器12v【双向移位寄存器】在移位控制脉冲作用下，能作右移位和左移位的寄存器称为双向移位寄存器.v 74LS194外形和引脚排列如图4-11所示.a）外形 b）引脚排列图4-11 74LS194
6、外形、引脚排列13v 74LS194芯片各引脚的功能为：v 1）D0D3：并行数码输入端；v 2）Q0 Q3：并行输出端；v 3）：置0(复位)端；v 4）DSL、DSR：左、右串行数码输入端；v 5）CP：移位脉冲输入端(上升沿有效)；v 6）VCC：电源端；v 7）GND：接地端；v 9）M0、M1：工作方式控制端。v 逻辑功能见表4-5。CR14v 表表4-5 74LS194逻辑功能表逻辑功能表v 逻辑功能：置0、保持、左移、右移、并行置数。15课堂实验：课堂实验：74LS194的逻辑功能验证的逻辑功能验证v【实验材料】4位双向移位寄存器74LS194、数字电路实验箱及相关附件。v【实验
7、原理】图4-14所示为74LS194逻辑功能验证实验电路。其中 、M1、M0、DSR、DSL、D0、D1、D2、D3分别接至逻辑开关，Q0、Q1、Q2、Q3接至逻辑电平显示输入插口，CP端接单次脉冲源。v【实验内容】按图4-14所示连接实验电路。然后按表4-6所规定的输入状态，按照清零、并行置数、右移、左移、保持这5项，逐项进行测试。并将测试记录填入表4-6中。v【实验结论】由表4-6可见，4位双向移位寄存器74LS194按规定确定输入状态时，输出状态随之变化。且符合双向移位寄存器逻辑功能。即74LS194具有置0、并行置数、右移、左移、保持逻辑功能。CR16图4-16 74LS194逻辑功能
8、实验电路17v 表表4-6 74LS194逻辑功能测试逻辑功能测试18 4.3 计计 数数 器器 话题引入话题引入 篮球运动最早起源于美国，自1891年发展至今，先后经历了初创时期、完善时期、普及时期、全面提高时期。为提高篮球运动信息技术服务水平和重大比赛裁判执法公正性，各篮球场馆均设置有新型篮球计时系统设备，主要实现比赛计时、计秒和24秒倒计时等功能。新型篮球计时系统主要由各类计数器构成。事实上，计数器的应用范围很广泛，象日常使用的电子时钟、计算机、工业自动控制等领域，里面都有计数器的影子。在工程技术中，用来统计和存储输入时钟脉冲CP个数的电路，称为计数器(Counyter)。主要用于计数、
9、定时、分频、产生节拍脉冲序列和数字运算等领域，是数字系统中使用最多的时序逻辑器件。初学者学习计数器课题时，一般应将计数器的逻辑功能及应用特性作为首要研究对象。194.3.1 异步二进制计数器异步二进制计数器v 计数脉冲只加到部分触发器的时钟脉冲输入端上，而其他触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的二进制计数器，称为异步二进制计数器。也称为串行二进制计数器。v【电路结构】图4-17所示。图4-17 4位异步二进制计数器 20v【工作原理】详见教材。v 特点：v（1）各触发器的翻转时刻不统一。Q0在CP下降沿翻转，Q1、Q2、Q3分别在Q0、Q1、Q2下降沿翻转，所以称
10、为异步计数器。v（2）计数器从0000计到1111，按二进制规律计数，所以称为二进制加法计数器。v（3）计数器由4个触发器组成，计数周期包括16个计数状态。如果从输出，就是二进制计数器；如果从输出，就是四进制计数器；如果从输出，就是八进制计数器；如果从输出，就是十六进制计数器。21v【集成异步计数器】74LS290外形、引脚排列如图4-18所示。a）外形 b）引脚排列 图4-18 74LS290外形、引脚排列22v 74LS290芯片各引脚的功能为：v 1）R0A、R0B：置0输入端；v 2）S9A、S9B：置9输入端；v 3）CP0、CP1：计数脉冲输入端；v 4）VCC：电源端；v 5）G
11、ND：接地端；v 6）NC：空脚v 7）Q0Q3：计数器状态输出端。v 逻辑功能见表4-823v 表表4-8 74LS290逻辑功能表逻辑功能表v 逻辑功能：置0、置9、加法计数。244.3.2 同步二进制计数器同步二进制计数器v 同步二进制计数器是指CP脉冲同时作用于所有触发器的CP端，触发器状态的翻转同时进行的二进制计数器，也称为并行二进制计数器。v 74LS163外形、引脚排列如图4-19所示。a）外形 b）引脚排列图4-19 74LS163外形、引脚排列25v 74LS163芯片各引脚的功能为：v 1）：同步清零端；v 2）：同步置数端；v 3）CP：计数脉冲输入端；v 4）CTP、C
12、TT：工作方式控制端；v 5）CO：进位信号输出端；v 6）VCC：电源端；v 7）GND：接地端；v 8）Q0Q3：计数器状态输出端；v 9）D0D3：并行数码输入端。CRLD26v 逻辑功能见表4-9。v 表表4-9 74LS163逻辑功能表逻辑功能表v 逻辑功能：同步清零、同步置数、状态保持和计数功能。v 实例讲解详见教材。274.3.3 十进制计数器十进制计数器v 日常生活中我们所接触的大部分都是十进制数，特别是当二进制数的位数较多时，阅读非常困难，还有必要讨论十进制计数器。74LS192外形、引脚排列如图4-22所示。a）外形 b）引脚排列图4-22 74LS192外形、引脚排列28
13、v 74LS192芯片各引脚的功能为：v 1）：进位输出端；v 2）：异步置数端；v 3）：借位输出端；v 4）CPD：减法计数脉冲输入端；v 5）CPU：加法计数脉冲输入端；v 6）CLR：异步置零端；v 7）VCC：电源端；v 8）GND：接地端；v 9）Q0Q3：计数器状态输出端；v 10）D0D3：预置数码输入端。COLDBO29v 逻辑功能见表4-10。v 表表4-10 74LS192的逻辑功能表的逻辑功能表v 逻辑功能：计数、异步清零、异步置数功能。v 功能扩展方法：反馈归零法和反馈置数法。30课堂实验：课堂实验：74LS192的逻辑功能研究的逻辑功能研究v【实验材料】同步十进制可
14、逆计数器74LS192、数字电路实验箱及相关附件。v【实验原理】图4-23所示为74LS192逻辑功能验证实验电路。其中 、CLR、D0D3接逻辑开关，CPD、CPU接单次脉冲源，、Q0Q3接至逻辑电平显示输入插口。图4-23 74LS192逻辑功能实验电路LDCOBO31v【实验内容】参照图4-23连接实验电路。然后按下述步骤进行实验。v（1）测试CLR、的异步清零、异步置数功能。v 按照表4-8的要求改变CLR和的状态（CLR=0、=1的情况暂不研究），并在CLR=0作用期间任意改变D0D3的状态，观察Q0Q3状态，并在表4-11中记录。v 表表4-11 74LS192的清零、置数功能测试
15、的清零、置数功能测试LDLD32v（2）测试减法计数功能v 以下实验要求将CLR、分别置零和置1，即CLR=0，=1。然后按照表4-9的要求改变CPD的状态，观察Q0Q3状态，且观察触发器状态转换是否发生在计数脉冲CP的上升沿，并在表4-12相应栏目中记录。v（3）测试加法计数功能v 测试方法同减法计数的实验内容。请仿照表4-9，自拟表格记录测试结果。v【实验结论】由表4-11、表4-12可见，集成十进制计数器74LS192当CLR=0，=1时具有减法计数和加法计数功能。且通过CLR和可实现异步清零和异步置数功能。v 想一想：想一想：利用74LS192可否构成任意进制计数器？若能试绘制其实验电
16、路，并验证电路逻辑功能。LD33v 表表4-12 74LS192的减法计数功能测试的减法计数功能测试34技能训练技能训练制作篮球比赛24秒倒计时控制器v【训练目标】v 1认识集成计数器，并能正确选择和使用；v 2掌握用万用表测试、判断集成计数器好坏的基本方法；v 3熟悉篮球比赛24秒倒计时控制器工作原理；v 4会组装、调试篮球比赛24秒倒计时控制器。v【训练材料】v【相关原理介绍】35v 表表4-10 篮球比赛篮球比赛24秒倒计时控制器元器件明细表秒倒计时控制器元器件明细表36v 整机电路见图4-24 。图4-24篮球比赛24秒倒计时控制器电路原理图LED2LED137v 由图4-24知，由5
17、55定时器输出秒脉冲经过R3输入到计数器IC4的CPD端，作为减法计数脉冲。当计数器计数至“0”时，IC4的13脚输出借位脉冲使十位计数器IC3开始计数。当计数器计数至“00”时应使计数器复位并置数“24”。但这时将不会显示“00”，而计数器从“01”直接复位。由于“00”是一个过渡时期，不会显示出来，所以本电路采用“99”作为计数器复位脉冲。当计数器由“00”跳变到“99”时，利用个位和十位的“9”即“1001”通过与非门IC5C去触发RS触发器使电路翻转，从IC511脚输出低电平使计数器置数，并保持为“24”，同时LED发光二极管亮，蜂鸣器发出报警声，即声光报警。v 此外，K1为启动按钮。
18、K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持“24”状态不变，电路处于等待状态。当K1闭合时，计数器开始计数。v K2为手动复位按钮。当按下K2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即“24”。当松开K2时，计数器从“24”开始计数。38v K3为暂停按钮。当K3处于闭合状态时，秒脉冲发生器停止振荡，使计数器暂停计数，七段LED数码管显示数值保持不变。当K3处于断开状态时，计数器继续累计计数。v【实训方法与步骤】v 1查阅集成电路手册，熟悉数字集成电路74LS48引脚排列及各引脚功能，按图4-24理图，在印刷电路板（万能板）上自己设计电路
19、装配图。v 2用万用表检测元器件质量好坏，并进行整形和搪锡处理；v 3按照图4-24所示篮球比赛24秒倒计时控制器原理图，在印刷电路板（或万能板）上正确连接电路。v 4调试与检测电路v（1）通电前检查：对照电路原理图检查74LS00、74LS48、74LS192、NE555和5461AH的连接极性及电路的连线。39v（2）试通电：接通+5V电源，观察电路的工作情况。如正常则进行下一环节检查。v（3）通电观测：分别操作按钮K1、K2、K3，观察七段LED数码管显示数值是否符合控制要求。且能利用万用表排除调试中出现的简单问题。v 想一想：想一想：v 1能否用74LS192构成30秒倒计时控制器。v
20、 2能否用七段共阳极数码管BS204作为显示器件？若能试画出电路图。40小小 结结v 1时序电路的基本特征是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态，即具有记忆功能。为了记忆电路的状态，时序电路必须包含有存储电路。v 2常用时序电路逻辑功能描述方法有方程组、状态图、状态表。利用这些描述方法可对简单时序电路逻辑功能进行分析。v 3时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。v 4寄存器(Register)是由触发器组成的用来寄存信息的时序逻辑器件。根据逻辑功能的不同，可以将它们分为数据
21、寄存器和移位寄存器两大类。通常，寄存器应具有预置数码、接收数据、寄存数据和输出数据的基本逻辑功能。v 5计数器(Counyter)是用来统计和存储输入时钟脉冲CP个数的时序逻辑器件。根据计数脉冲引入方式的不同，可分为同步计数器和异步时期；根据计数过程中数字的增减趋势，可分为加法计数器、减法计数器和可逆计数器；根据计数模值（数制）不同，可分为二进制计数器、十进制计数器和循环码计数器等。v 6具有置零和置数功能的中规模集成计数器利用反馈归零法或反馈置数法可构成任意进制计数器。41设计制作：李响初设计制作：李响初工作单位：湖南有色金属职业技术学院工作单位：湖南有色金属职业技术学院E-mail:E-mail:HNYSJXJWKHNYSJXJWK愿与您共同交流提高！愿与您共同交流提高！
