1、Temp寄寄存存器器组组控制部件IRAB bufferDB bufferPCALU协调和控制计算机各部件，执行指令序列协调和控制计算机各部件，执行指令序列l 指令译码、执行指令译码、执行l 算数和逻辑运算算数和逻辑运算l 与存储器和外设交换数据与存储器和外设交换数据l 提供系统所需控制提供系统所需控制 CPU功能数据通路控制器CPU主存储器输入/输出u 处理器基本功能结构处理器基本功能结构数据通路通用寄存器R 累加器ACC 程序计数器PC 指令寄存器IR 状态标志寄存器FR 地址寄存器MAR 数据缓冲器MBR ALU ALU总线基本的二进制算术、逻辑及移位运算；根据运算结果设置状态标志（进/借
2、位、溢出等）控制器指令译码微命令序列控制逻辑时序+控制电平指令地指令地址计算址计算取指令取指令指令指令译码译码计算操作计算操作数地址数地址取操作数取操作数运算运算计算操作计算操作数地址数地址存操作数存操作数指令系统硬件软件硬件功能设置相应指令（格式、类型、寻址方式）配置译码逻辑（安排时序、微命令序列）配置数据通路（ALU、寄存器）确定总体结构（总线设计）指令系统控制器设计u 设计步骤设计步骤生成中央时钟信号生成执行基本指令周期所需的控制信号响应中断或异常事件请求u 控制器设计控制器设计时序控制部件：脉冲源时序控制部件：脉冲源+分频逻辑；用以产生各种系统分频逻辑；用以产生各种系统所需的、满足时序
3、要求的时钟信号所需的、满足时序要求的时钟信号现代控制器设计趋势现代控制器设计趋势:l 采用非集中控制模式，采用非集中控制模式，I/O和和M拥有各自的控制器，拥有各自的控制器，从而变为自主的功能部件。从而变为自主的功能部件。l I/O和和M采用异步控制。采用异步控制。l 按照微控制命令的形成按照微控制命令的形成方式，控制器可分为随机逻方式，控制器可分为随机逻辑和微程序两种基本类型。辑和微程序两种基本类型。针对CPU中控制器逻辑由硬件逻辑实现指令集结构优化指令结构，以减小硬件逻辑复杂度可通过简化指令减少所使用的门电路总数从而减少制造费可通过简化指令减少所使用的门电路总数从而减少制造费用。用。指令集
4、结构与硬件逻辑方程之间存在着密切联系，指令集结构与硬件逻辑方程之间存在着密切联系，设计设计过程复杂。过程复杂。重用性差，设计成果很少能再利用到以后的新重用性差，设计成果很少能再利用到以后的新CPUCPU设计中。设计中。适用于较简单的指令集结构。适用于较简单的指令集结构。寄存器堆中的某个地址寄存器通过寄存器堆中的某个地址寄存器通过MUX寻址存储寻址存储器，获得器，获得ALU的一个操作数；的一个操作数；另一个操作数来自于寄存器堆中的数据寄存器；另一个操作数来自于寄存器堆中的数据寄存器；ALU的结果值被回写入寄存器堆。的结果值被回写入寄存器堆。1.指令集结构驱动硬件的逻辑方程指令集结构驱动硬件的逻辑
5、方程 定义所需的指令集结构；定义所需的指令集结构；根据指令集决定硬件逻辑及状态机；根据指令集决定硬件逻辑及状态机；2.硬件逻辑方程反馈到指令集结构硬件逻辑方程反馈到指令集结构 对指令集结构做必要的修改和优化；对指令集结构做必要的修改和优化；最大限度地减少逻辑复杂度；最大限度地减少逻辑复杂度；随机逻辑随机逻辑CPU的设计步骤的设计步骤指令集指令集结构结构 硬件逻硬件逻辑方程辑方程 指令由若干微指令组成，每条指令对应一组微指令（微码），对指令的译码从硬件逻辑设计变成设计微指令（软件）。指令微码控制逻辑由于在指令和控制逻辑中间增加“微码”对指令的解释更灵活修改指令集不需要重新设计硬件芯片的纰漏可能通
6、过微码修复“微码补丁”适用复杂指令，减少指令数，提高读取指令速度指令集与硬件逻辑设计分离pcdecode微码ROMIR每个指令周期开始将存储器中的指令写入IR指令译码，确定执行这条指令的微码程序在微码ROM的起始地址，将这个地址写入pcpc通过寻址微码ROM，得到微码，写入IRIR译码后通过控制线向机器提供控制信号pc地址加1得到下一条微指令地址，重复上述过程，直到该指令的整个微码程序结束IR指令微控制译码+1pcdecodeMicrocodeROMIRdecodeRegister FileTempALUResultPCMemoryIR基本时钟周期基本时钟周期存储器读存储器读寄存器读寄存器读存
7、储器写存储器写寄存器写寄存器写数据通路微指令涉及的控制信息微指令涉及的控制信息微操作所需的数/地址微操作执行的算术逻辑功能存储器读写操作控制多路分支的逻辑条件下一个微地址微码结构与随机逻辑结构比较一条指令一个微程序（一组微指令）多个微操作（微控制）（微控制）IR译码IR译码操作码(operation code，opcode)：需要完成的操作源操作数(source operand reference)：操作所需的输入结果操作数(result operand reference)：操作产生的结果下一条指令引用(next instruction reference)：告诉CPU到哪里取下一条指令。操
8、作数可以位于操作数可以位于指令(常量)寄存器(提供寄存器编号)主存或虚存(提供地址)I/O设备(提供接口地址)操操作作数数 指令类型指令类型l 数据传送 数据从源复制到目的MOVE PUSH/POPLOAD/STOREl 算数逻辑运算 基本算数运算和比特位操作ADD/SUB/MUL/DIV AND/OR/NOTSHIFT BITl 控制转移 改变指令执行顺序BRANCE JUMP操作码操作码操作数操作数1操作数操作数2将要执行的操作源、目的操作数存放的位置（R-M-I/O）数据类型立即数或位移量其它附加信息l操作数由指令直接给出：操作数由指令直接给出：立即数寻址立即数寻址l 操作数存放在寄存器
9、中：操作数存放在寄存器中：寄存器寻址寄存器寻址l 操作数存放在存储器中：操作数存放在存储器中：存储器寻址。指令中给出操作存储器寻址。指令中给出操作数所在的数所在的有效地址有效地址。MOV R1,R0MOV R0,#100寻找操作数的来源的方式称为寻址方式。1 存储器直接寻址直接给出操作数存储地址 ADD Rd Rs1 addrADD Rd,Rs1,(addr);Rd(Rs1)+memaddr2 寄存器间接寻址寄存器内容代表操作数存储地址 ADD Rd Rs1 Rs2ADD Rd,Rs1,(Rs2);Rd(Rs1)+mem(Rs2)ADD Rd,Rs1,(Rs);Rd(Rs1)+memmem(R
10、s)3 存储器间接寻址存储器内容代表操作数存储地址 ADD Rd Rs1 Rs(Rs)(m2)m2n ADD Rd Rs1 Rs immADD Rd,Rs1,Astart(Rs);Rd(Rs1)+mem(Rs)+Astart4 位移量寻址寄存器内容+位移量代表操作数存储地址Astart(Rs)+Astart ADD Rd Rs1 Rs RxADD Rd,Rs1,(Rs)+(Rx);Rd(Rs1)+mem(Rs)+(Rx)5 指数寻址基址寄存器+指数寄存器之和代表操作数存储地址(Rs)(Rs)+(Rx)6 自增和自减寻址堆栈指针表示栈顶地址PUSH:STORE -SP,Rs ;SP(SP-d),
11、mem(SP)(Rs)入栈出栈POP:LOAD Rd,SP+;Rdmem(SP),SP(SP)+d栈顶SP新栈顶 ADD Rd Rs1 Rs Rx immADD Rd,Rs1,Astart(Rs)(Rx);Rd(Rs1)+memAstart+(Rs)+(Rx)d7 比例尺寻址基址寄存器+指数寄存器+位移量=操作数存储地址(Rs)Astar+(Rs)+(Rx)xdd Bytel PC相对寻址转移到目标 JUMP immJUMP label ;PClabel=(PC)+immlabel为目标地址（绝对地址），译码时根据PC当前值（该指令的下一条指令地址）和label 计算出imm（相对偏移量）。i
12、mm可正可负（补码表示）。使用流水线技术重叠执行指令，提高吞吐量寄存器300ps20ps100ps100ps100ps20ps20ps20ps非流水线 延迟320ps吞吐量3.12GIPS三段流水线 延迟360ps吞吐量8.33GIPSabcabcl 指令流水线基本要求指令流水线基本要求流水线各段操作相互独立，各段操作所需部件不产生流水线各段操作相互独立，各段操作所需部件不产生冲突；冲突；流水线各段通过公共时钟实现同步操作，各段操作时流水线各段通过公共时钟实现同步操作，各段操作时长尽量相等。长尽量相等。abacdef20ps50ps时钟延迟420ps 吞吐量 1/（50+20）=14.29GI
13、PSabc50ps150ps100psabcI1I2I3I3I2I1时钟abcI4I3I2时钟I1输出I1I2I3I4依靠时钟依靠时钟同步驱动同步驱动寄存器控寄存器控制流水线制流水线各个阶段各个阶段l 流水线体系的性能流水线体系的性能考察执行N条指令的时间（从第一条开始直到最后一条完成，m级流水深度，每级时长t）T流水=mt+(N-1)tN(N-1)t 执行N条指令非流水线结构所用时间Tu=Nmt 加速比=Tu/T流水=Nm/(m+N-1)吞吐量(throughput)tNtmNTNTp)1(流水tTpMAX1l 流水线与微码结构比较流水线与微码结构比较 比较下列操作在微码CPU和流水线CPU
14、中的执行情况：Mem(Reg 1)+Mem(Reg 2)Reg 3暂存器暂存器ALU状态标志寄存器状态标志寄存器EU控制器1 2 3 4 5 6CSDSSSESIP内部通讯内部通讯寄存器寄存器指令队列缓冲器地址总线地址总线20位位数据总线16位位ALU数据总线数据总线1616位位80868086总线总线AH ALBH BLCH CLDH DL SPBPDISI总线总线控制控制电路电路EUBIU1。RISC指令集，指令集，内核小，功耗低、内核小，功耗低、成本低成本低2。哈佛结构。哈佛结构3。运算器操作。运算器操作数只能从寄存器数只能从寄存器输入输入/输出输出4。采用桶式移。采用桶式移位器处理位器处理ALU输输入，灵活高速入，灵活高速ARM内核框图
