1、2.1 2.1 晶体管知识简介晶体管知识简介 2.2 MOS2.2 MOS晶体管开关晶体管开关 2.3 2.3 基本的基本的CMOSCMOS逻辑门逻辑门 2.4 2.4 逻辑设计相关基础知识简介逻辑设计相关基础知识简介 习题习题 第第2章章 CMOS电路设计基础电路设计基础 代替体积大、功率消耗大的电子管代替体积大、功率消耗大的电子管电子管：电子管：2.1 晶体管知识简介晶体管知识简介l 由抽成几近真空的玻璃由抽成几近真空的玻璃（或金属，陶瓷）外壳（或金属，陶瓷）外壳及封装在壳里的灯丝，及封装在壳里的灯丝，阴极和阳极组成。阴极和阳极组成。晶体管：晶体管：体积小，功耗低，成本低，能大规模生产体积
2、小，功耗低，成本低，能大规模生产晶体管的发明晶体管的发明 贝尔实验贝尔实验室的室的第一个晶第一个晶体管体管和目前已和目前已经集成经集成9.65亿亿个晶体管的个晶体管的AMD RV770 显示核心晶圆显示核心晶圆 晶体管的发明晶体管的发明该晶体管不太好做成产品，一个锗片上放着金属该晶体管不太好做成产品，一个锗片上放着金属丝，结构比较复杂丝，结构比较复杂同一年，肖克莱利用同一年，肖克莱利用平面工艺平面工艺的方法，就是说在的方法，就是说在硅平面上用扩散、掩膜等方法，也做成一个同样硅平面上用扩散、掩膜等方法，也做成一个同样性能的晶体管，实现了晶体管大规模生产性能的晶体管，实现了晶体管大规模生产晶体管的
3、发明晶体管的发明晶体管被取名为晶体管被取名为trans-resister(转转换电阻换电阻)，后来缩，后来缩写为写为transistor1956年，肖克莱、年，肖克莱、巴丁、布拉顿三人巴丁、布拉顿三人因发明晶体管同时因发明晶体管同时荣获诺贝尔物理学荣获诺贝尔物理学奖。奖。晶体管之父晶体管之父WilliamShockley晶体管和电子管比较晶体管和电子管比较晶体管的构件是没有消耗的。电子管，会因阴晶体管的构件是没有消耗的。电子管，会因阴极原子的变化和慢性漏气而逐渐劣化。晶体管极原子的变化和慢性漏气而逐渐劣化。晶体管的寿命一般比电子管长的寿命一般比电子管长100到到1000倍，称得起倍，称得起永久
4、性器件的美名。永久性器件的美名。晶体管消耗电能极少，仅为电子管的十分之一晶体管消耗电能极少，仅为电子管的十分之一或几十分之一或几十分之一晶体管不需预热，一开机就工作。电子管开机晶体管不需预热，一开机就工作。电子管开机后，非得等一会儿才听得到声音，看得到画面后，非得等一会儿才听得到声音，看得到画面晶体管结实可靠，比电子管可靠晶体管结实可靠，比电子管可靠100倍，耐冲倍，耐冲击、耐振动，这都是电子管所无法比拟的。击、耐振动，这都是电子管所无法比拟的。另外，晶体管的体积只有电子管的十分之一到另外，晶体管的体积只有电子管的十分之一到百分之一，放热很少，可用于设计小型、复杂、百分之一，放热很少，可用于设
5、计小型、复杂、可靠的电路。可靠的电路。晶体管和电子管比较晶体管和电子管比较2.晶体管的分类晶体管的分类按半导体材料：硅、锗按半导体材料：硅、锗按极性：按极性：NPN,PNP按结构及制造工艺：扩散型晶体管、合金型晶体按结构及制造工艺：扩散型晶体管、合金型晶体管和平面型晶体管管和平面型晶体管 双极型晶体管，场效应管双极型晶体管，场效应管2.2 MOS晶体管开关晶体管开关CMOS简介简介MOS晶体管晶体管(金属金属-氧化物氧化物-半导体场效应管半导体场效应管)是构是构成成CMOS电路的基本元件，可分为电路的基本元件，可分为NMOS和和PMOS晶体管两种。晶体管两种。NMOS晶体管和晶体管和PMOS晶
6、体管组合在一起，两者晶体管组合在一起，两者互为补充，构成互补互为补充，构成互补MOS(CMOS)。其实。其实CMOS是芯片的一种制作工艺是芯片的一种制作工艺。2.2 MOS晶体管开关晶体管开关NMOSlNMOS晶体管由埋在晶体管由埋在P型衬底中的型衬底中的N型漏区和源区构成。型漏区和源区构成。源、漏之间的电流是由通过源极和漏极之间的源、漏之间的电流是由通过源极和漏极之间的N型导电型导电沟道中的电子形成的。沟道中的电子形成的。NMOS晶体管的结构图和电路符号图2.2 MOS晶体管开关晶体管开关PMOSlPMOS晶体管由埋在晶体管由埋在N型衬底中的型衬底中的P型漏区和源区构成。型漏区和源区构成。源
7、、漏之间的电流是由通过源极和漏极之间的源、漏之间的电流是由通过源极和漏极之间的P型导电型导电沟道中的电子形成的。沟道中的电子形成的。PMOS晶体管的结构图和电路符号图基本电路结构：基本电路结构：MOS器件结构器件结构基本电路结构：基本电路结构：CMOS基本电路结构：基本电路结构：CMOSCMOS结构2.2 MOS晶体管开关晶体管开关CMOS简介简介NMOS的衬底总是接逻辑的衬底总是接逻辑“0”电平电平,当当NMOS的的栅极接逻辑栅极接逻辑“1”电平的时候，电平的时候，NMOS导通导通PMOS的衬底总是接逻辑的衬底总是接逻辑“1”电平电平,当栅极接逻当栅极接逻辑辑“0”电平的时候，电平的时候，P
8、MOS导通导通NMOS晶体管的栅极看起来像是晶体管的栅极看起来像是“1”，而，而PMOS晶体管的栅极看起来像是晶体管的栅极看起来像是“0”2.2 MOS晶体管开关晶体管开关2.2.1独立晶体管开关独立晶体管开关NMOS晶体管和晶体管和PMOS晶体管可以看做是一个压晶体管可以看做是一个压控式开关，栅极上所加的电压控制晶体管的控式开关，栅极上所加的电压控制晶体管的“开开”或者是或者是“关关”。晶体管的开关模型2.2 MOS晶体管开关晶体管开关当当NMOS的栅极加逻辑的栅极加逻辑“1”电平，开关电平，开关“闭合闭合”或者或者“导通导通”，源极和漏极被连接起来，如果传，源极和漏极被连接起来，如果传递高
9、电平递高电平“1”，那么电压经过开关后会降一些。，那么电压经过开关后会降一些。通常用通常用NMOS晶体管传递逻辑晶体管传递逻辑“0”电平，而用电平，而用PMOS晶体管传递逻辑晶体管传递逻辑“1”电平。电平。NMOS是在是在P型硅的衬底型硅的衬底上，通过选择掺杂形成上，通过选择掺杂形成N型的掺杂区，作为型的掺杂区，作为NMOS的源漏区；的源漏区；PMOS是在是在N型硅的衬底上型硅的衬底上，通过选择掺杂形成，通过选择掺杂形成P型的掺杂区，型的掺杂区，作为作为PMOS的源漏区。的源漏区。两块源漏掺杂区之间的距离称为沟道长度两块源漏掺杂区之间的距离称为沟道长度L，而，而垂直于沟道长度的有效源漏区尺寸称
10、为沟道宽度垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于这种简单的结构，对于这种简单的结构，器件源漏是完全对称的器件源漏是完全对称的，只有在应用中根据源漏电流的流向才能最后确认只有在应用中根据源漏电流的流向才能最后确认具体的源和漏具体的源和漏。沟道长沟道长L、沟道宽、沟道宽W沟道长度沟道长度L：为：为漏源之间漏源之间栅的尺寸栅的尺寸，一般其最小尺，一般其最小尺寸即为制造工艺中所给的寸即为制造工艺中所给的特征尺寸（如特征尺寸（如0.25m工工艺即表示其沟道的最小长艺即表示其沟道的最小长度为度为0.25m左右左右）沟道宽度沟道宽度W：为：为垂直于沟垂直于沟道长度方向的栅的尺寸道长度方向的栅的尺
11、寸2.2 MOS晶体管开关晶体管开关NMOS和和PMOS的电阻模型的电阻模型MOS管的管的W越宽，越宽，L越短，越短，MOS的等效电阻越小，的等效电阻越小，开关速度越快开关速度越快MOS管的尺寸决定了开关速度管的尺寸决定了开关速度晶体管和的电阻模型2.2 MOS晶体管开关晶体管开关在设计版图的时候，晶体管的尺寸要与电路设计在设计版图的时候，晶体管的尺寸要与电路设计的晶体管的尺寸保持一致的晶体管的尺寸保持一致在电路图中要把晶体管的尺寸标注出来在电路图中要把晶体管的尺寸标注出来晶体管的尺寸包括长度和宽度晶体管的尺寸包括长度和宽度在电路图中晶体管的长度是可以省略不标的。在电路图中晶体管的长度是可以省
12、略不标的。标注器件尺寸的MOS晶体管晶体管尺寸在电路图中的标注晶体管尺寸在电路图中的标注2.2 MOS晶体管开关晶体管开关复合开关模型2.3 基本的基本的CMOS逻辑逻辑反相器反相器与非门与非门或非门或非门传输门传输门2.3.1 反相器反相器反相器反相器(Inverter)的功能就是将输入的信的功能就是将输入的信号反相输出。号反相输出。反相器的真值表反相器的真值表CMOS反相器反相器的尺寸标注方法2.3.2 CMOS与非门与非门当所有给定条件中至少有一个条件不满足时，当所有给定条件中至少有一个条件不满足时，结果才能出现，这种逻辑关系就是结果才能出现，这种逻辑关系就是“与非与非”逻辑关逻辑关系，
13、实现系，实现“与非与非”逻辑关系的门电路就叫做与非门逻辑关系的门电路就叫做与非门(NAND Gate)。两输入与非门的逻辑真值表两输入与非门的逻辑真值表与非门与非门当两个输入同时为当两个输入同时为“1”的时候，输出为的时候，输出为“0”，这可以通过将两个这可以通过将两个NMOS晶体管串联来实现晶体管串联来实现当有一个输入为当有一个输入为“0”的时候，输出为的时候，输出为“1”，这，这可以通过将两个可以通过将两个PMOS晶体管并联来实现晶体管并联来实现两输入与非门的电路图和逻辑符号两输入与非门的电路图和逻辑符号与非门的尺寸标注2.3.3 CMOS或非门或非门当所给条件中的一个或一个以上被满足时，
14、结当所给条件中的一个或一个以上被满足时，结果就不能实现，这种逻辑关系就是果就不能实现，这种逻辑关系就是“或非或非”关系。关系。或非门或非门(NOR)就是实现就是实现“或非或非”逻辑关系的门电路逻辑关系的门电路两输入或非门的真值表两输入或非门的真值表或非门或非门当两个输入同时为当两个输入同时为“0”的时候，输出为的时候，输出为“1”，这可以通过将两个这可以通过将两个PMOS晶体管串联来实现晶体管串联来实现当有一个输入为当有一个输入为“1”的时候，输出为的时候，输出为“0”，这，这可以通过将两个可以通过将两个NMOS晶体管并联来实现晶体管并联来实现两输入或非门电路图及逻辑符号2.3.4 CMOS传
15、输门传输门通过将一个一个NMOS晶体管和一个晶体管和一个PMOS晶体管晶体管并联构成并联构成的，晶体管的源极和漏极作为信号线来使用，栅极分别连接控制信号传输门的电路图及逻辑符号图传输门传输门当当S=0时，时，NMOS晶体管截止，此时晶体管截止，此时 =1，PMOS晶体管也截止，传输门断开，输入信号送晶体管也截止，传输门断开，输入信号送不到输出不到输出当当S=1时，时，NMOS晶体管导通，此时晶体管导通，此时 =0，PMOS晶体管也导通，传输门导通，输入信号可晶体管也导通，传输门导通，输入信号可以传送到输出以传送到输出传输门相当于一个由传输门相当于一个由S控制的开关，此开关是双控制的开关，此开关
16、是双向的，向的，输入和输出可以互换输入和输出可以互换。基于传输门的二选一多路选择器基于传输门的二选一多路选择器 二选一多路选择器二选一多路选择器当当S=1时，下面的传输门打开，上面的传输门关时，下面的传输门打开，上面的传输门关闭，闭，B信号被送到输出信号被送到输出当当S=0时，上面的传输门打开，下面的传输门关时，上面的传输门打开，下面的传输门关闭，闭，A信号被送到输出信号被送到输出即即S=1时选择时选择B路信号输出，当路信号输出，当S0时选择时选择A路信路信号输出号输出2.3.5 复合逻辑门复合逻辑门用基本用基本CMOS门进行组合，几乎可以实现任何门进行组合，几乎可以实现任何逻辑函数，这种组合
17、起来的逻辑门称为复合逻辑门。逻辑函数，这种组合起来的逻辑门称为复合逻辑门。复合逻辑门通常是将与、或、非、与非及或非门组复合逻辑门通常是将与、或、非、与非及或非门组合起来构成的单级门。合起来构成的单级门。CDABF 复合逻辑门CDABF复合逻辑门示例 NMOS串与并或PMOS并与串或 设计过程：设计过程：NMOS的下拉网络的设计：的下拉网络的设计：与操作用与操作用NMOS的串联实现的串联实现或操作用或操作用NMOS的并联实现的并联实现 AB和和CD的与操作可以分别用两个的与操作可以分别用两个NMOS串联串联完成完成 将两组开关并联就实现了将两组开关并联就实现了AB和和CD的或操作的或操作用NMO
18、S晶体管实现逻辑 CDABF 设计过程：设计过程：PMOS的上拉网络的设计：的上拉网络的设计：与操作用与操作用PMOS的并联实现的并联实现或操作用或操作用PMOS的串联实现的串联实现 AB和和CD的与操作可以分别用两个的与操作可以分别用两个PMOS并联并联完成完成 将两组开关串联就实现了将两组开关串联就实现了AB和和CD的或操作的或操作用PMOS晶体管实现逻辑 CDABF用CMOS实现逻辑门 举例总结总结并联的并联的NMOS和串联的和串联的PMOS都产生都产生“或或”操作操作并联的并联的PMOS和串联的和串联的NMOS都产生都产生“与与”操作操作CMOS逻辑门实现包括：逻辑门实现包括：先先“与
19、与”后后“或或”最后最后“非非”的逻辑关系的电的逻辑关系的电路为路为“与或非与或非”(AOI AND-OR-INVERTER)电电路路先先“或或”后后“与与”最后最后“非非”的逻辑关系的电的逻辑关系的电路为路为“或与非或与非”(OAI OR-AND-INVERTER)电电路路2.4.1 时钟信号时钟信号在数字电路中，一般都包含有时钟信号。时钟在数字电路中，一般都包含有时钟信号。时钟信号有两个关键的参数：周期和频率，两者之间是信号有两个关键的参数：周期和频率，两者之间是倒数的关系。周期倒数的关系。周期T指的是一个全时钟周期所包含指的是一个全时钟周期所包含的时间，单位为秒的时间，单位为秒(s)，频
20、率的单位为赫兹，频率的单位为赫兹(Hz)。2.4 逻辑设计相关基础知识简介逻辑设计相关基础知识简介Tf1时钟信号2.4.2 时延计算时延计算信号在电路中进行传播时需要消耗时间，信号在电路中进行传播时需要消耗时间，这段时间称为时延。时延的计算涉及到电阻这段时间称为时延。时延的计算涉及到电阻和电容值，下面回顾一下关于电阻器和电容和电容值，下面回顾一下关于电阻器和电容器的基本知识。器的基本知识。集成电路中电阻的几何图形设计集成电路中电阻的几何图形设计常用的薄层电阻图形常用的薄层电阻图形 电阻：计算电阻的公式为电阻：计算电阻的公式为 表示导体的电阻率；表示导体的电阻率；l 表示导体的长度；表示导体的长
21、度；h表示导体的厚度；表示导体的厚度；w表示导体的宽度。表示导体的宽度。对于对于给定的工艺，给定的工艺，h是一个常数是一个常数 方块电阻方块电阻，定义为：，定义为：lRhw方块电阻的几何图形方块电阻的几何图形 hWLR h 方块电阻是集成电阻设计中常用的一个方块电阻是集成电阻设计中常用的一个工艺参数，对于指定工艺中的导电材料层，工艺参数，对于指定工艺中的导电材料层，其方块电阻值是一定的，所以利用方块电阻其方块电阻值是一定的，所以利用方块电阻及导线的长宽比可以直接计算出导线的电阻及导线的长宽比可以直接计算出导线的电阻值。值。电阻工艺可以分为三类：电阻工艺可以分为三类：Diff Resistor,
22、Poly Resistor,Nwell Resistor 2电容器电容器电容器可以储存电能，具有充电、放电、电容器可以储存电能，具有充电、放电、隔直流和通交流的特性。电容器是由两个金隔直流和通交流的特性。电容器是由两个金属电极之间夹一层绝缘的电介质所构成的元属电极之间夹一层绝缘的电介质所构成的元件，两个金属电极称为电容器的电极或极板。件，两个金属电极称为电容器的电极或极板。当两个极板间有电压差的时候，电容器就存当两个极板间有电压差的时候，电容器就存储电荷；如果两个极板短路，则电荷消失。储电荷；如果两个极板短路，则电荷消失。在国际单位制里，电容的单位是法拉，在国际单位制里，电容的单位是法拉，简称
23、法，符号是简称法，符号是F。导体的电容值的大小与极。导体的电容值的大小与极板的面积成正比，与极板之间的距离成反比。板的面积成正比，与极板之间的距离成反比。计算导体电容的公式为计算导体电容的公式为 “”是介电常数，与电介质的性质有关是介电常数，与电介质的性质有关系；系；“s”表示两极板之间的有效面积；表示两极板之间的有效面积；“d”表示两极板之间的距离。表示两极板之间的距离。dsC 最形象的电容结构为两个导电板极中间夹最形象的电容结构为两个导电板极中间夹一个介质层一个介质层 导电板极为：导电板极为：Poly，Mental1，Mental2以及扩散层以及扩散层 介质层一般为绝缘硅层介质层一般为绝缘
24、硅层 电容可以分为：电容可以分为：Poly-Poly电容、电容、Mental-Poly电容、电容、Mental2-Mental1电容、电容、Poly-扩散层扩散层MOS电容电容 叠层电容（节省面积）集成电路里只能制作小的电感，一般都是通过外集成电路里只能制作小的电感，一般都是通过外接的方法解决。接的方法解决。单匝线圈多匝螺旋型线圈 多匝直角型线圈 补充：电感补充：电感时延包括时延包括门时延门时延和和导线时延导线时延。信号从输入信号从输入IN到输出到输出OUT的时间延迟即的时间延迟即为门时延，为门时延，从输出从输出OUT到节点到节点A的延迟称为导线时延。的延迟称为导线时延。门时延的大小取决于反相
25、器的电阻和电容门时延的大小取决于反相器的电阻和电容的大小，其值通常通过电路仿真得到。的大小，其值通常通过电路仿真得到。导线的时延是由其等效电阻和电容得到的，导线的时延是由其等效电阻和电容得到的，其大小近似为其大小近似为RC。其中。其中R为导线的等效电阻为导线的等效电阻值，值，C为导线的等效电容值。为导线的等效电容值。反相器驱动导线 减少电路时延，可以采取的措施有：减少电路时延，可以采取的措施有：简化门电路的设计，缩短导线的长度。简化门电路的设计，缩短导线的长度。门电路的简化只能在电路设计的时候由门电路的简化只能在电路设计的时候由电路设计工程师完成，而导线长度的缩小可电路设计工程师完成，而导线长度的缩小可以通过版图设计来进行优化。以通过版图设计来进行优化。
