1、Chapter 7 Sequential Logic Design Chapter 7 Sequential Logic Design PrinciplesPrinciples(时序逻辑设计原理时序逻辑设计原理 )Latches and Flip-Flops (锁存器和触发器锁存器和触发器)Clocked Synchronous State-Machine Analysis (同步时序分析同步时序分析)Clocked Synchronous State-Machine Design (同步时序设计同步时序设计)Digital Logic Design and Application(数字逻辑设
2、计及应用数字逻辑设计及应用)1 1同步同步时序电路时序电路异步异步时序电路时序电路 时钟同步状态机时钟同步状态机存储元件状态的变化是在存储元件状态的变化是在同一时钟同一时钟信号操作下信号操作下同时同时发生的发生的存储元件状态的变化存储元件状态的变化不是同时不是同时发生的发生的 MealyMealy型型 Moore Moore型型输出信号取决于存储电路状态和输入信号输出信号取决于存储电路状态和输入信号输出信号仅取决于存储电路状态输出信号仅取决于存储电路状态Review of Last Class(Review of Last Class(内容回顾内容回顾)Digital Logic Design
3、 and Application(数字逻辑设计及应用数字逻辑设计及应用)2 2Review of Last Class(Review of Last Class(内容回顾内容回顾)时钟同步状态机分析的基本步骤：时钟同步状态机分析的基本步骤：确定下一确定下一状态状态函数函数F 和和输出输出函数函数G将将F代入触发器的代入触发器的特征方程特征方程得到下一状态得到下一状态Q*利用利用Q*、G构造状态构造状态/输出表输出表画出画出状态图状态图、波形图（可选）、波形图（可选）检查电路是否可以检查电路是否可以自启动自启动描述电路描述电路功能功能Digital Logic Design and Applic
4、ation(数字逻辑设计及应用数字逻辑设计及应用)3 3Y=X Q2 Q1 J1=(X Q2)K1=(X Q2)J2=X Q1K2=(X Q1)1、由电路得到激励方程、由电路得到激励方程2、由电路得到输出方程、由电路得到输出方程CPXYJ QCLK K Q&J QCLK K Q&FF1FF2=X+Q2Example:Clocked Synchronous State Example:Clocked Synchronous State Machine Analysis(J_K Flip-Flop)Machine Analysis(J_K Flip-Flop)Digital Logic Desig
5、n and Application(数字逻辑设计及应用数字逻辑设计及应用)4 43、得到状态转换方程、得到状态转换方程 J-K触发器特征方程为：触发器特征方程为：Q*=JQ+KQ Q1*=J1 Q1+K1 Q1=(X+Q2)Q1+X Q2 Q1=Q2Q1+XQ1+XQ2Q1=X Q1 Q2+X Q1 Q2 Q2*=J2 Q2+K2 Q2Y=X Q2 Q1 J1=(X Q2)K1=(X Q2)J2=X Q1K2=(X Q1)1、由电路得到激励方程、由电路得到激励方程2、由电路得到输出方程、由电路得到输出方程=X+Q2Digital Logic Design and Application(数字逻
6、辑设计及应用数字逻辑设计及应用)5 54、由状态方程和输出方程列状态转换表、由状态方程和输出方程列状态转换表Q1*=Q2Q1+XQ1+XQ2Q1 Q2*=X Q1 Q2+X Q1 Q2 Y=X Q2 Q1001011100110000000000001状态转换表状态转换表 X Q2 Q1 Q2*Q1*Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S0 00 11 01 1X0 100,010,011,000,001,001,001,000,1Q2*Q1*,YQ2Q1X Q2 Q1+X Q2 Q1 Digital Logic Design and Applic
7、ation(数字逻辑设计及应用数字逻辑设计及应用)6 6001/00/05、画状态图、画状态图S0 00 11 01 1X0 100,010,011,000,001,001,001,000,1Q2*Q1*,YQ2Q1011/01/0100/0110/00/01/1X/Y状态状态0000：开始判断：开始判断状态状态0101：输入一个：输入一个1 1状态状态1010：连续输入：连续输入1010状态状态1111：连续输入：连续输入100100逻辑功能：逻辑功能：10011001序列检测器序列检测器输入端连续输入输入端连续输入10011001时，输出时，输出1 1Digital Logic Desig
8、n and Application(数字逻辑设计及应用数字逻辑设计及应用)X:0100100111001100100Y:00001000000010001007 7练习：同步时钟状态机分析练习：同步时钟状态机分析11、2、Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)8 81Y=Q2 Q3练习练习1 1 J1=(Q2 Q3)K1=1 J2=Q1K2=(Q1 Q3)J3=Q1 Q2K3=Q21、由电路得到激励方程、由电路得到激励方程2、由电路得到输出方程、由电路得到输出方程Digital Logic Design and Appl
9、ication(数字逻辑设计及应用数字逻辑设计及应用)9 9Y=Q2 Q3 J1=(Q2 Q3)K1=1 J2=Q1K2=(Q1 Q3)J3=Q1 Q2K3=Q21、由电路得到激励方程、由电路得到激励方程2、由电路得到输出方程、由电路得到输出方程3、得到状态转换方程、得到状态转换方程 J-K触发器特征方程为：触发器特征方程为：Q*=JQ+KQ Q1*=J1 Q1+K1 Q1 Q2*=J2 Q2+K2 Q2 Q3*=J3 Q3+K3 Q3=(Q2 Q3)Q1=Q1 Q2+Q1 Q3 Q2=Q1 Q2 Q3+Q2 Q3 Digital Logic Design and Application(数字
10、逻辑设计及应用数字逻辑设计及应用)101000011100000000114、列状态转换表、列状态转换表Q1*=(Q2 Q3)Q1 Q2*=Q1 Q2+Q1 Q3 Q2 Q3*=Q1 Q2 Q3+Q2 Q3 Y=Q2 Q3Q1*=Q3 Q1+Q2 Q1 Q2*=Q2 Q1+Q3 Q2 Q1 Q3*=Q3 Q2 Q1+Q3 Q2Y=Q3 Q20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y*1*2*3QQQ123QQQ0110010010101000Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1
11、1 1100011100000000110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y*1*2*3QQQ123QQQ01101000101010004、列状态转换表、列状态转换表5、画状态转换图、画状态转换图000/0Q3Q2Q1/Y010/0011/0100/0101/0110/1001/0111/1逻辑功能描述：逻辑功能描述：能自启动的模能自启动的模7 加法计数器，对加法计数器，对时钟信号计数，输出为进位脉冲时钟信号计数，输出为进位脉冲自启动的自启动的Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计
12、及应用)12126、画时序图（可选）、画时序图（可选）注意是主从注意是主从J-KJ-K触发器触发器Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1313练习练习2 21、列驱动方程、状态方程、输出方程、列驱动方程、状态方程、输出方程D1=Q1D2=A Q1 Q2Q1*=D1=Q1Q2*=D2=A Q1 Q2Y=AQ2Q1+AQ2Q1Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)14142、列状态转换表、列状态转换表A Q2 Q10 0 00 0 10 1 00 1
13、 11 0 01 0 11 1 01 1 1Q2*Q1*Y0 1 01 0 01 1 00 0 11 1 10 0 00 1 01 0 0Q1*=Q1Q2*=A Q1 Q2Y=AQ2Q1+AQ2Q1S0 00 11 01 1A0 101,010,011,000,111,100,001,010,0Q2*Q1*,YQ2Q1Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)15153、画状态转换图、画状态转换图S0 00 11 01 1A0 101,010,011,000,111,100,001,010,0Q2*Q1*,YQ2Q1功能描述
14、：可逆计数器功能描述：可逆计数器A=0加法，加法，A=1减法减法Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)16162、列状态转换表、列状态转换表A Q2 Q10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q2*Q1*Y0 1 01 0 01 1 00 0 11 1 10 0 00 1 01 0 00 01/0 10/0 00/1 11/01 11/1 00/0 10/0 01/0AQ2Q100011110Q2*Q1*/YQ1*=Q1Q2*=A Q1 Q2Y=AQ2Q1+AQ2Q1Digita
15、l Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)17173、画状态转换图、画状态转换图功能描述：可逆计数器，功能描述：可逆计数器，A=0加法，加法，A=1减法减法0 01/0 10/0 00/1 11/01 11/1 00/0 10/0 01/0AQ2nQ1n00011110Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1818Clocked Synchronous State-Clocked Synchronous State-Machine Design Machine D
16、esign(时钟同步状态机设计时钟同步状态机设计)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)19197.4 7.4 Clocked Synchronous State-Machine Design Clocked Synchronous State-Machine Design(时钟同步状态机设计时钟同步状态机设计)State/output table(根据命题构造根据命题构造状态状态/输出表输出表)State minimization(状态状态化简化简（状态最小化）（状态最小化）)State assignment(状态状态
17、编码编码（选择状态变量）（选择状态变量）)Transition/output table (建立建立转移转移/输出表输出表，得到状态和输出方程，得到状态和输出方程)Chose a flip-flop type(选择触发器选择触发器作为状态存储器作为状态存储器)Excitation equations(构造激励表，得到构造激励表，得到激励方程激励方程)Draw a Logic Diagram(画逻辑电路图画逻辑电路图)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2020设计入门：设计入门：两个简单的例子两个简单的例子设计一个设计
18、一个3 3位二进制模位二进制模8 8计数器计数器 设计一个设计一个110110序列检测器序列检测器 状态表设计举例状态表设计举例例一例一（7.4.17.4.1）；例二例二（7.4.67.4.6）；例三例三（7.4.67.4.6）状态图设计（雷鸟车尾灯状态图设计（雷鸟车尾灯 ）猜谜游戏猜谜游戏 7.4 7.4 Clocked Synchronous State-Machine Design Clocked Synchronous State-Machine Design Example(Example(时钟同步状态机设计举例时钟同步状态机设计举例)Digital Logic Design and
19、 Application(数字逻辑设计及应用数字逻辑设计及应用)21211、State/Output Table(逻辑抽象逻辑抽象,得到状态图（表）得到状态图（表）)2、State Assignment(状态编码状态编码)取自然二进制数取自然二进制数 000111作为作为 S0 S7 的编码的编码对时钟信号计数，可不用输入对时钟信号计数，可不用输入 Moore Moore机机取进位信号为输出变量取进位信号为输出变量需要需要8 8个有效状态个有效状态Design a Modulo-8 3-bit Binary CounterDesign a Modulo-8 3-bit Binary Count
20、er(设设计一个模计一个模8 8的的 3 3 位二进制计数器位二进制计数器)S0/0S1/0S3/0S4/0S2/0S5/0S7/1S6/0000111110101001010011100Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)22223、Create a Transition/Output table to obtain the State transition and output equations(构造转移构造转移/输出表，求取输出表，求取 状态转移方程和状态转移方程和 输出方程输出方程)S0/0S1/0S3/0S
21、4/0S2/0S5/0S7/1S6/00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q2 Q1 Q0Q2*Q1*Q0*CS0S1S2S3S4S5S6S70 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001000111110101001010011100Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)232301Q1Q0Q2Q0*00 01 11 101 0 0 11 0 0 1Q0*=Q00 0 00 0 10 1 00 1 11 0 01 0 11 1
22、 01 1 1Q2 Q1 Q0Q2*Q1*Q0*C0 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000013、Create a Transition/Output table to obtain the State transition and output equations(构造转移构造转移/输出表，求取输出表，求取 状态转移方程和状态转移方程和 输出方程输出方程)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)24240 0 00 0 10 1 00 1 11 0 01 0 11 1
23、01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001Q2 Q1 Q0Q2*Q1*Q0*C01Q1Q0Q2Q1*00 01 11 100 1 0 10 1 0 1Q0*=Q0Q1*=Q1Q0+Q1Q03、Create a Transition/Output table to obtain the State transition and output equations(构造转移构造转移/输出表，求取输出表，求取 状态转移方程和状态转移方程和 输出方程输出方程)Digital Logic Design and Application(数字逻
24、辑设计及应用数字逻辑设计及应用)25250 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001Q2 Q1 Q0Q2*Q1*Q0*CQ0*=Q0输出方程：输出方程：C=Q2 Q1 Q0Q1*=Q1Q0+Q1Q001Q1Q0Q2Q2*00 01 11 100 0 1 01 1 0 1Q2*=Q2Q1Q0+Q2Q1+Q2Q03、Create a Transition/Output table to obtain the State transition and output eq
25、uations(构造转移构造转移/输出表，求取输出表，求取 状态转移方程和状态转移方程和 输出方程输出方程)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2626Q0*=Q0Q1*=Q1Q0+Q1Q0Q2*=Q2Q1Q0+Q2Q1+Q2Q04、Choose a Flip-Flop Type,Obtain the Excitation Equations(触发器选型，得到激励方程触发器选型，得到激励方程)翻转翻转Q*=Q（T触发器）触发器）Q*=ENQ+ENQQ1*=Q1Q0+Q1Q0=Q2Q1Q0+Q2(Q1+Q0)=Q2Q1Q
26、0+Q2(Q1Q0)EN1=Q0EN2=Q1Q0EN0=1选择有使能端的选择有使能端的T T触发器触发器Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)27275、Draw a Logic Diagram(画逻辑电路图画逻辑电路图)EN0=1EN1=Q0EN2=Q1Q0C=Q2 Q1 Q01CLKQ0Q1Q2CDigital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)28281、State/Output table (得到状态转换表得到状态转换表)用用A表示输入数据；用表示输入
27、数据；用Z表示检测结果。表示检测结果。开始，等待第一个开始，等待第一个1 STASTA/0A1/0A上捕获一个上捕获一个1 A1STA/0 A11/0A上连续捕获上连续捕获11 A11OK/1A11/0A上连续捕获上连续捕获110 OKSTA/0A1/0Design a Serial Data Detector of 110 Design a Serial Data Detector of 110(设计一个设计一个110110串行数据检测器串行数据检测器)状态状态SA0 1S*/Z电路检测到输入连续出现电路检测到输入连续出现110时，输出为时，输出为1MealyMealy机机Digital L
28、ogic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)29291、得到状态转换表、得到状态转换表STASTA/0A1/0A1STA/0 A11/0A11OK/1A11/0OKSTA/0A1/0状态状态SA0 1S*/Z2、State Minimization(状态化简状态化简（状态最小化）（状态最小化）)识别识别等效状态等效状态 ，如果两个状态，如果两个状态 对于所有输入组合产生相同的输出对于所有输入组合产生相同的输出 对于每种输入组合具有相同或等效的下一状态对于每种输入组合具有相同或等效的下一状态S*/ZSTA/0STAA1/03、State Assi
29、gnment(状态编码状态编码)000110000111Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)30300001100Q1Q00001111001A01000ddZ00/0Q1Q00001111001A00/000/101/0 10/010/0dd/ddd/d4、State Equations and Output Equations (得到状态方程和输出方程得到状态方程和输出方程)STASTA/0A1/0A1STA/0 A11/0A11STA/1 A11/0状态状态SA0 1S*/ZDigital Logic Desig
30、n and Application(数字逻辑设计及应用数字逻辑设计及应用)313100/0Q1Q00001111001A00/000/101/0 10/010/0dd/ddd/d0Q1Q00001111001A01000ddZZ=AQ10Q1Q00001111001A00011ddQ1*Q1*=AQ1+AQ00Q1Q00001111001A00100ddQ0*Q0*=AQ1Q04、State Equations and Output Equations (得到状态方程和输出方程得到状态方程和输出方程)Digital Logic Design and Application(数字逻辑设计及应用数
31、字逻辑设计及应用)3232选择选择D触发器触发器5、Excitation Equations(得到激励方程得到激励方程)Q1*=AQ1+AQ0Q0*=AQ1Q0D1=AQ1+AQ0D0=AQ1Q0选择选择J-K触发器触发器Q*=JQ+KQ=(AQ1)Q0+1Q0=AQ1+AQ0(Q1+Q1)=AQ1+AQ0 Q1+AQ0Q1=AQ1+AQ0Q1 J1=AQ0K1=AJ0=AQ1K0=1Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)33336、Check the Circuit Self-Startup(检查电路的自启动性检查电路
32、的自启动性)当电路进入无效状态当电路进入无效状态11后，后，A=0时，时，该电路是自启动的该电路是自启动的Z=AQ1Q1*=AQ1+AQ0Q0*=AQ1Q07、Draw a Logic Diagram (画逻辑电路图画逻辑电路图)（略）（略）下一状态为下一状态为 00A=1时，时，下一状态为下一状态为 101/0110/1000/0011/00/0101/01/00/1全状态图全状态图Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)34347.4.1 State Table Design Example 17.4.1 State
33、Table Design Example 1(状态表设计（例一）状态表设计（例一）)Design a clocked synchronous state machine with two inputs,A and B,and a single output Z that is 1 if:(设计一个具有设计一个具有2个输入（个输入（A、B），），1个输出（个输出（Z）的时钟同步状态机，的时钟同步状态机，Z为为1的条件是的条件是:)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)35357.4.1 State Table Design
34、 Example 17.4.1 State Table Design Example 1(状态表设计（例一）状态表设计（例一）)A had the same value at each of the two previous clock ticks (在前在前2个脉冲触发沿上，个脉冲触发沿上，A的值相同的值相同)B has been 1 since the last time that the first condition was true.(从上一次第从上一次第1个条件为真起，个条件为真起，B的值一直为的值一直为1)Digital Logic Design and Application(
35、数字逻辑设计及应用数字逻辑设计及应用)3636SAB00 01 11 10S*Z状态含义状态含义初始状态初始状态 INIT0A0A0A1A1A0A上捕获一个上捕获一个0 A上捕获一个上捕获一个1 A10OK0OK0A上连续两个上连续两个0 OK0A1A10A0A0OK1A上连续两个上连续两个1 OK1OK11OK0OK0OK1B A1因因B而而OK，A为为1 OK1B1A0 OK0BOK1OK1因因B而而OK，A为为0 OK0B1A0 OK0BOK1OK11OK0OK0OK1B A11、State/outputTable(构造状态转换表构造状态转换表)Digital Logic Design
36、and Application(数字逻辑设计及应用数字逻辑设计及应用)3737SAB00 01 11 10S*Z状态含义状态含义1、构造状态转换表、构造状态转换表初始状态初始状态 INIT0A0A0A1A1A0A上捕获一个上捕获一个0 A上捕获一个上捕获一个1 A10OK0OK0A上连续两个上连续两个0 OK0A1A10A0A0OK1A上连续两个上连续两个1 OK1OK11OK0OK0 OK1B A1因因B而而OK，A为为1 OK1B1A0 OK0BOK1OK1因因B而而OK，A为为0 OK0B1A0 OK0BOK1OK11OK0OK0OK1B A12、状态最小化、状态最小化OK1 OK1 O
37、K0 OK0OK，A值为值为0OK，A值为值为0OK，A值为值为1Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)3838初始状态初始状态 INITA0A上捕获一个上捕获一个0 A上捕获一个上捕获一个1 A1OK，A值为值为0 OK0OK，A值为值为1 OK1SAB00 01 11 10S*Z0A0A0A1A10OK0OK0A1A10A0A0OK1OK11OK0OK0 A11A0OK1OK1OK0 OK11、构造状态转换表、构造状态转换表2、状态最小化、状态最小化真的需要一一尝试吗？真的需要一一尝试吗？合理的状态赋值合理的状态赋值
38、（7.4.37.4.3）3、状态编码、状态编码最简单的最简单的分解的分解的单热点的单热点的准单热点的准单热点的从从23中选中选5种一共有种一共有 种种8!5!3!5种编码种编码5个状态，又有个状态，又有5!种种000100101110111Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)39397.4.3 7.4.3 合理的状态赋值合理的状态赋值选择复位时容易进入的状态作为初始状态选择复位时容易进入的状态作为初始状态使每次转移时要发生改变的状态变量数最小化使每次转移时要发生改变的状态变量数最小化使一组相关状态中不变化的状态变量数最
39、大化使一组相关状态中不变化的状态变量数最大化发现和利用问题描述中的发现和利用问题描述中的对称性对称性将状态变量组将状态变量组分解分解为有明确含义的位或字段，相为有明确含义的位或字段，相对于状态机的输入效果或者输出特性对于状态机的输入效果或者输出特性可以使用多余最小值的状态变量数（便于分解）可以使用多余最小值的状态变量数（便于分解）未用状态的考虑未用状态的考虑Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)40404、根据状态表和状态编码构造转移、根据状态表和状态编码构造转移/输出表输出表INITA0A1OK0OK1SAB00 01
40、 11 10S*Z0A0A0A1A10OK0OK0A1A10A0A0OK1OK11OK0OK0 A11A0OK1OK1OK0 OK1 000100100100100100100101110101101101101101110110110110110111111111111111111Q1Q2Q3Q1*Q2*Q3*5个输入变量个输入变量：A,B,Q1,Q2,Q34个输出变量个输出变量：Z,D1,D2,D3D1 D2 D3转移转移/激励表激励表5、触发器选型，得到激励方程和输出方程、触发器选型，得到激励方程和输出方程使用使用D触发器触发器Digital Logic Design and Appli
41、cation(数字逻辑设计及应用数字逻辑设计及应用)4141AB00 01 11 10Z00011000100101110111Q1Q2Q3100100100100100101101101101110110110110101110111111111111111Q1*Q2*Q3*D1 D2 D3Q2Q3AB00 01 11 1000011110Q1=0D2Q2Q3AB00 01 11 1000011110Q1=100001100001101111110000000000000最小冒险，未用状态最小冒险，未用状态初始状态初始状态输出方程：输出方程：Z=Q1Q24242Q2Q3AB00 01 11
42、1000011110Q1=0D20000000000000000最小冒险，未用状态最小冒险，未用状态初始状态初始状态Q2Q3AB00 01 11 1000011110Q1=11100001101111110D2=Q1Q3A+Q1Q3A +Q1Q2BQ2Q3AB00 01 11 1000011110Q1=0D20000dddddddddddd最小成本最小成本，未用状态作为无关项未用状态作为无关项D2=Q1Q3A+Q3A+Q2BDigital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)4343D1D2=Q1Q3A+Q1Q3A+Q1Q2BD1=Q
43、2Q3+Q1思考：最小成本法思考：最小成本法D1D1？Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)4444D3D3=Q2Q3A+Q1AD2=Q1Q3A+Q1Q3A+Q1Q2BD1=Q2Q3+Q1激励方程激励方程D3=Q2Q3A+Q1A思考：最小成本法思考：最小成本法D3D3？Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)45456、画逻辑电路图（略）、画逻辑电路图（略）D3=Q2Q3A+Q1AD2=Q1Q3A+Q1Q3A+Q1Q2BD1=Q2Q3+Q1激励方程激
44、励方程D3=Q2Q3A+Q1A输出方程：输出方程：Z=Q1Q2说明：说明：最小冒险法最小冒险法 所有未用状态所有未用状态 “安全安全”状态状态（图（图7-50）最小成本法最小成本法 所有未用状态的下一状态作为无关项所有未用状态的下一状态作为无关项 电路的激励方程简单，不够安全电路的激励方程简单，不够安全Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)46467.4.5 Design with J-K Flip-Flops7.4.5 Design with J-K Flip-Flops(用用J-KJ-K触发器设计触发器设计)方法一方
45、法一利用利用状态方程状态方程和触发器和触发器特征方程特征方程得到得到激励方程激励方程方法二方法二利用利用状态转移表状态转移表和和激励表激励表得到得到激励方程激励方程激励表激励表Q Q*0 00 11 01 1J K0 d1 dd 1d 0J K Q0 0 0 11 01 1保持保持清清0置置1翻转翻转功能表功能表Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)4747J-K触发器特征方程：触发器特征方程：Q*=JQ+KQDesign with State Equations and Characteristic Design wi
46、th State Equations and Characteristic EquationsEquations(利用状态方程和特征方程设计利用状态方程和特征方程设计)Q1*=Q2Q3+Q1 =Q2Q3(Q1+Q1)+Q1 =Q2Q3Q1+Q2Q3Q1+Q1 =Q2Q3Q1+Q1Q3*=Q2Q3A+Q1AQ2*=Q1Q3A+Q1Q3A+Q1Q2BQ1*=Q2Q3+Q1状态方程状态方程J1=Q2Q3K1=0 Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)4848J-K触发器特征方程：触发器特征方程：Q*=JQ+KQQ3*=Q2Q3
47、A+Q1AQ2*=Q1Q3A+Q1Q3A+Q1Q2BQ1*=Q2Q3+Q1状态方程状态方程Q3*=Q2Q3A+Q1A =Q2Q3A+Q1A(Q3+Q3)=(Q2A+Q1A)Q3+Q1AQ3J3=Q2A+Q1AK3=Q1+AJ1=Q2Q3K1=0 Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)Design with State Equations and Characteristic Design with State Equations and Characteristic EquationsEquations(利用状态方程和特
48、征方程设计利用状态方程和特征方程设计)4949Q2*=Q1Q3A+Q1Q3A+Q1Q2B =(Q1Q3A+Q1Q3A)(Q2+Q2)+Q1Q2B =(Q1Q3A+Q1Q3A)Q2 +(Q1Q3A+Q1Q3A+Q1B)Q2K2=(Q1Q3A+Q1Q3A+Q1B)=(Q1+Q3+A)(Q1+Q3+A)(Q1+B)=Q1+Q3AB+Q3AB J2=Q1Q3A+Q1Q3A K2=Q1+Q3AB+Q3ABJ1=Q2Q3K1=0 J3=Q2A+Q1AK3=Q1ADigital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)5050AB 00 01 11 1
49、0Z00011000100100100100100100101110101101101101101110110110110110111111111111111111Q1Q2Q3Q1*Q2*Q3*J1K1,J2K2,J3K31d,0d,0d1d,0d,0d1d,0d,1d1d,0d,1dd0,1d,0dd0,1d,0dd0,0d,1dd0,0d,1dd0,0d,d1d0,0d,d1d0,1d,d0d0,1d,d0d0,d0,0dd0,d0,0dd0,d0,1dd0,d1,1dd0,d1,d1d0,d0,d1d0,d0,d0d0,d0,d0Design with the Excitation ta
50、ble Design with the Excitation table(利用激励表进行利用激励表进行J-KJ-K触发器设计触发器设计)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)5151AB 00 01 11 10Z00011000100100100100100100101110101101101101101110110110110110111111111111111111Q1Q2Q3Q1*Q2*Q3*J1K1,J2K2,J3K31d,0d,0d1d,0d,0d1d,0d,1d1d,0d,1dd0,1d,0dd0,1d,0d
