1、2022-11-161时间测量技术在时间测量技术在Barrier BucketBarrier Bucket踢踢轨控制中的应用研究轨控制中的应用研究1.Barrier Bucket束流引出束流引出注入技术注入技术n1983 年美国费米加速器国家实验室的 J.E.Griffin 提出了 Barrier Bucket 理论；通过对纵向相空间的操作实现束流多次注入和累积，结合电子冷却装置可以实现远大于传统 bucket to bucket 注入方法的累积增益1。n费米实验室利用 Barrier Bucket 理论结合电子冷却的方法使得质子-反质子的亮度提高了近 3 倍2。n俄罗斯NICA工程和德国FA
2、IR工程，都将采用 Barrier Bucket 理论用于累积粒子3。n近代物理研究所的 HIAF工程，准备将该理论应用到重离子的累积、预压缩、内靶实验的能量补偿等领域，其最终目的就是实现束流的灵活操作，提高储存环的流强，为物理实验和应用提供强流离子束。1.J.E.Griffin et al.,IEEE,Trans.Nucl.Sci.,NS-30,3502(1983).2.C.M.Bhat,Applications of barrier bucket RF systems at Fermilab,Fermilab-Conf-06-102-AD,2006.3.M.Steck,The FAIR A
3、ccelerator Facility,Proc.of STORI2008.2022-11-1631.Barrier Bucket束流引出束流引出注入技术注入技术HIAF Barrier Bucket束流快引出与注入工作模式图2022-11-1642.目前已有的研究条件目前已有的研究条件CSR踢轨磁铁位置分布 为了将累积在CSRm的高流强束流引出到CSRe中，CSR控制系统需要一套先进、有效的用于快引出/注入的踢轨控制系统(Kicker控制系统)来检测束流在环中的相位信息，以准确的判断引出、注入的精确时刻1。CSR的高频系统中的高频信号相对应于束流的位置。1 罗金富.用于控制系统的高精度控制器
4、研制.硕士论文.2014.2022-11-162.目前已有的研究条件目前已有的研究条件（单频双环结构）（单频双环结构）CSR储存环是基于事例驱动机制，踢轨系统处于对束流的引出阶段。CSR工作时序图踢轨系统的工作时间点接收到事例码踢轨磁铁电源充电判断CSRm高频相位输出方电信号准备下一循环踢轨系统的工作流程2022-11-1662.目前已有的研究条件目前已有的研究条件（单频双环结构）（单频双环结构）CSR踢轨控制系统结构现有的踢轨控制系统采用基于ARM+FPGA的单板结构，ARM负责建立Web服务器客户端，提供远程访问，延迟时间预置；FPGA负责事例判断，高频顶频频率捕获，高精度数字时间延迟调节
5、功能（2.5ns精度）。ARM+FPGAARM+FPGA2022-11-1673.Barrier Bucket踢轨控制技术难点踢轨控制技术难点1.双环双频相位匹配符合，相位差1；2.基于数字逻辑单元的时间调节精度1.0 ns，3.高精度数字延迟信号抖动150ps；4.高频信号每个周期信号实时检测，并实现数据传输。2022-11-1684.踢轨控制器硬件结构设计踢轨控制器硬件结构设计主控器件采用Xilinx公司的ZYNQ系列 SOC芯片，ARM与FPGA之间通讯采用内部AXI总线，ZYNQ的ARM端做web客户端和小型soc数据库记录系统；FPGA端实现复杂的数字逻辑信号的处理及高精度时间延迟单
6、元设计。2022-11-1694.踢轨控制器硬件结构设计踢轨控制器硬件结构设计RS232Micro SD CardGPIORJ45LED拨码开关SFPJTAG电源接口光纤接口XC7Z015核心板硬件实物图2022-11-16105.粗时间粗时间+细时间高精度数字延时模块细时间高精度数字延时模块基于计数器与IO delay精密延时的相位调节模块Ttap=1/(fref64106)精密延时量程/精度2022-11-16115.粗时间粗时间+细时间高精度数字延时模块细时间高精度数字延时模块Tektronix MDO3104，带宽1GHz，采样率2.5GS/s示波器高精度延时测试2022-11-161
7、26.双环高频相位符合双环高频相位符合双频任意相位点符合示意图双频相位符合模块示意图2022-11-16136.双环高频相位符合双环高频相位符合双环高频零相位捕获图2022-11-16147.高频频率测量高频频率测量直接计数法测量n优点：q结构简单q动态范围大q易于集成n缺点：精度不易提高q1GHz时钟频率LSB=1nsq与信号异步，最大误差1LSBq可通过多次测量求平均提高精度 2022-11-16157.高频频率测量高频频率测量直接计数法测量时间的改进：1.利用直接计数法完成粗时间测量。2.FPGA内部锁相环模块产生内插时钟，对一个周期以内作时间内插测量。高频脉冲前沿时间差=束团相位差20
8、22-11-16167.高频频率测量高频频率测量单个时钟周期多相位采样：C0：C90：C180：C270：0123多相位时钟信号前沿处于不同时钟相位2022-11-16177.高频零相位时间测量高频零相位时间测量C0：C90：C180：C270：0123Q0Q1Q2Q3Q4Q5Q6：Q6 Q5 Q4 Q3 Q2 Q1 Q01 1 1 0 0 0 0：1 1 1 1 0 0 0：1 1 1 1 1 0 0：1 1 1 1 1 1 0“1 0 0 0”“0 1 0 0”“0 0 1 0”“0 0 0 1”“1 1”“1 0”“0 1”“0 0”3210多相位采样结果编码/解码：2022-11-16187.高频零相位时间测量高频零相位时间测量时间测量仿真（图1）及在线测试（图2、图3）：待测脉冲：时钟信号：信号前沿时间：信号宽度时间：数据有效信号：待测脉冲：信号前沿时间：信号宽度时间：待测脉冲：信号前沿时间：信号宽度时间：图1图2图3待测脉冲宽度设置为16ns：脉冲宽度测量误差为1ns2022-11-1619 谢谢谢谢！
