1、3.1 3.1 存储器概述存储器概述3.2 3.2 随机读写存储器随机读写存储器3.3 3.3 只读存储器和闪速存储器只读存储器和闪速存储器 3.4 3.4 高速存储器高速存储器3.5 3.5 cachecache存储器存储器 3.6 3.6 虚拟存储器虚拟存储器3.7 3.7 存储保护存储保护 第第3章章 存储系统存储系统3.1 存储器概述存储器概述v存储器的两大功能：存储器的两大功能：1、存储（写入存储（写入Write）2、取出（读出取出（读出Read）v三项基本要求：三项基本要求：1、大容量、大容量 2、高速度、高速度 3、低成本、低成本3.1 存储器概述存储器概述v概念概念1、基本存储
2、单元基本存储单元：存储一位（：存储一位（bit）二进制代）二进制代码的存储元件称为基本存储单元（或存储元）码的存储元件称为基本存储单元（或存储元）2、存储单元存储单元：主存中最小可编址的单位，是：主存中最小可编址的单位，是CPU对主存可访问操作的最小单位。对主存可访问操作的最小单位。3、存储器存储器：多个存储单元按一定规则组成一：多个存储单元按一定规则组成一个整体。个整体。3.1.1 存储器的分类存储器的分类1.按存储介质分类按存储介质分类2.按存取方式分类按存取方式分类3.按存储器的读写功能分类按存储器的读写功能分类4.按信息的可保存性分类按信息的可保存性分类5.按在计算机系统中的作用分类按
3、在计算机系统中的作用分类3.1.1 3.1.1 存储器分类存储器分类半导体存储器半导体存储器：用半导体器件组成的存储器：用半导体器件组成的存储器磁表面存储器磁表面存储器：用磁性材料做成的存储器：用磁性材料做成的存储器 按存储介质分按存储介质分 按存储方式分按存储方式分 随机存储器随机存储器：任何存储单元的内容都能被随机存取，：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关且存取时间和存储单元的物理位置无关顺序存储器顺序存储器：只能按某种顺序来存取，存取时间和存：只能按某种顺序来存取，存取时间和存储单元的物理位置有关储单元的物理位置有关 按存储器的读写功能分：按存储器的读写
4、功能分：ROMROM，RAMRAM 按信息的可保存性分：按信息的可保存性分：非永久记忆，永久记忆非永久记忆，永久记忆 按在计算机系统中的作用分：按在计算机系统中的作用分：主存、辅存、高速缓存、控制存储器主存、辅存、高速缓存、控制存储器计算机组成原理计算机组成原理63.1.2 存储器的分级结构示意图示意图虚拟存储器虚拟存储器v寄存器寄存器微处理器内部的存储单元微处理器内部的存储单元v高速缓存（高速缓存（Cache）完全用硬件实现主存储器的速度提高完全用硬件实现主存储器的速度提高v主存储器主存储器存放当前运行程序和数据，采用半导体存储器构存放当前运行程序和数据，采用半导体存储器构成成v辅助存储器辅
5、助存储器磁记录或光记录方式磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问以外设方式连接和访问计算机组成原理计算机组成原理83.1.3 主存储器的技术指标l存储容量存储容量主存存储容量：以字节主存存储容量：以字节B B（ByteByte）为基本单位）为基本单位半导体存储器芯片：以位半导体存储器芯片：以位b b（BitBit）为基本单位）为基本单位存储容量以存储容量以2 2101010241024规律表达规律表达KBKB，MBMB，GBGB和和TBTB厂商常以厂商常以10103 310001000规律表达规律表达KBKB，MBMB，G
6、BGB和和TBTBl存取时间（访问时间）存取时间（访问时间）发出读发出读/写命令到数据传输操作完成所经历的时间写命令到数据传输操作完成所经历的时间l存取周期存取周期两次存储器访问所允许的最小时间间隔两次存储器访问所允许的最小时间间隔存取周期大于等于存取时间存取周期大于等于存取时间l存储器带宽（数据传输速率）存储器带宽（数据传输速率）单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量计算机组成原理计算机组成原理93.2 随机读写存储器lSRAMSRAM（静态（静态RAMRAM：Static RAMStatic RAM）以触发器为基本存储单元以触发器为基本存储单元不需要额外的刷新电路不需
7、要额外的刷新电路速度快，但集成度低，功耗和价格较高速度快，但集成度低，功耗和价格较高lDRAMDRAM（动态（动态RAMRAM：Dynamic RAMDynamic RAM）以单个以单个MOSMOS管为基本存储单元管为基本存储单元要不断进行刷新（要不断进行刷新（RefreshRefresh）操作）操作集成度高、价格低、功耗小，但速度较集成度高、价格低、功耗小，但速度较SRAMSRAM慢慢计算机组成原理计算机组成原理103.2.1 SRAM存储器l6 6个开关管组成一个存储元，存储一位信息个开关管组成一个存储元，存储一位信息lN(=1/4/8/16/32)N(=1/4/8/16/32)个存储元组
8、成一个存储单元个存储元组成一个存储单元l存储器芯片的大量存储单元构成存储体存储器芯片的大量存储单元构成存储体l存储器芯片结构：存储器芯片结构：存储单元数存储单元数每个存储单元的数据位数每个存储单元的数据位数 2 2M MN N芯片的存储容量芯片的存储容量lM M芯片地址线的个数芯片地址线的个数lN N数据线的个数数据线的个数举例存储结构存储结构2K816K位存储容量位存储容量11个地址引脚个地址引脚8个数据引脚个数据引脚计算机组成原理计算机组成原理11SRAM的控制信号l片选片选（CSCS*或或CECE*）片选有效，才可以对芯片进行读片选有效，才可以对芯片进行读/写操作写操作无效时，数据引脚呈
9、现高阻状态，并可降低功耗无效时，数据引脚呈现高阻状态，并可降低功耗 l读控制读控制（OEOE*）芯片被选中有效，数据输出到数据引脚芯片被选中有效，数据输出到数据引脚对应存储器读对应存储器读MEMRMEMR*l写控制写控制（WEWE*）芯片被选中的前提下，若有效，将数据写入芯片被选中的前提下，若有效，将数据写入对应存储器写对应存储器写MEMWMEMW*SRAM 2114计算机组成原理计算机组成原理12静态MOS存储器l基本存储元基本存储元6 6管静态管静态MOSMOS存储元存储元A A、电路图：、电路图：由两个由两个MOSMOS反相器交叉耦合而成的双稳态触发器。反相器交叉耦合而成的双稳态触发器。
10、BAT5T4T3T1T2T6BS0VBS1读/写“0”读/写“1”位/读出线位/读出线字线 6管MOS存储电路计算机组成原理计算机组成原理13读/写“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1读/写“1”位/读出线位/读出线Y选择线X选择线 6管双向选择MOS存储电路基本存储元基本存储元6管双向选择管双向选择MOS存储元存储元在纵向一列上的在纵向一列上的6管存储元共用一对管存储元共用一对Y选择控制管选择控制管T6、T7，这样存储体管子增加不多，但是双向地址译码选择，这样存储体管子增加不多，但是双向地址译码选择，因为对选择线选中的一列只是一对控制管接通，只有因为对选择线选
11、中的一列只是一对控制管接通，只有X选选择线也被选中，该位才被重合选中。择线也被选中，该位才被重合选中。计算机组成原理计算机组成原理14静态MOS存储器基本存储元基本存储元6 6管静态管静态MOSMOS存储元存储元B B、存储元的工作原理、存储元的工作原理写操作。在字线上加一个正电压的字脉冲，使写操作。在字线上加一个正电压的字脉冲，使T T2 2 、T T3 3 管导通。管导通。若要写若要写“0”0”，无论该位存储元电路原存何种状态，只需使写，无论该位存储元电路原存何种状态，只需使写“0”0”的位线的位线BSBS0 0 电压降为地电位（加负电压的位脉冲），经电压降为地电位（加负电压的位脉冲），经
12、导通的导通的2 2 管，迫使节点的电位等于地电位，就能使管，迫使节点的电位等于地电位，就能使1 1 管管截止而截止而0 0 管导通。写入管导通。写入1 1，只需使写，只需使写1 1的位线的位线BSBS1 1 降为地电位，降为地电位，经导通的经导通的T T3 3 管传给节点，迫使管传给节点，迫使T T0 0 管截止而管截止而T T1 1 管导通。管导通。写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。过程。计算机组成原理计算机组成原理15静态MOS存储器基本存储元基本存储元6 6管静态管静态MOSMOS存储元存储元B B、存储元的工作
13、原理、存储元的工作原理读操作。读操作。只需字线上加高电位的字脉冲，使只需字线上加高电位的字脉冲，使T T2 2 、T T3 3 管导通，把节管导通，把节点点A A、B B分别连到位线。若该位存储电路原存分别连到位线。若该位存储电路原存“0”0”，节点是，节点是低电位，经一外加负载而接在位线低电位，经一外加负载而接在位线0 0 上的外加电源，就会上的外加电源，就会产生一个流入产生一个流入BSBS0 0 线的小电流（流向节点经线的小电流（流向节点经T T0 0 导通管入导通管入地）。地）。“0”0”位线上位线上BSBS0 0 就从平时的高电位下降一个很小的就从平时的高电位下降一个很小的电压，经差动
14、放大器检测出电压，经差动放大器检测出“”信号。信号。若该位原存若该位原存“1”1”，就会在，就会在“1”1”位线位线BSBS1 1 中流入电流，在中流入电流，在 BSBS1 1 位线上产生电压降，经差动放大器检测出读位线上产生电压降，经差动放大器检测出读“1”1”信号。信号。读出过程中，位线变成了读出线。读取信息不影响触发器读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。原来状态，故读出是非破坏性的读出。若字线不加正脉冲，说明此存储元没有选中，若字线不加正脉冲，说明此存储元没有选中，T T2 2 ，T T3 3 管截止，管截止，A A、B B结点与位读出线隔
15、离，存储元存储并保存原存信息。结点与位读出线隔离，存储元存储并保存原存信息。计算机组成原理计算机组成原理16计算机组成原理计算机组成原理17静态MOS存储器lRAMRAM结构与地址译码结构与地址译码字结构或单译码字结构或单译码方式方式（1 1）结构：）结构：(A)(A)存储容量存储容量=行行b b列；列；(B)(B)阵列的每一行对应一个字，有一根公用的字选择线；阵列的每一行对应一个字，有一根公用的字选择线；(C)(C)每一列对应字线中的一位，有两根公用的位线每一列对应字线中的一位，有两根公用的位线BSBS0 0 与与BSBS1 1 。(D)(D)存储器的地址不分组，只用一组地址译码器。存储器的
16、地址不分组，只用一组地址译码器。（2 2）字结构是）字结构是2 2度存储器：只需使用具有两个功能端的基本存储电路：字度存储器：只需使用具有两个功能端的基本存储电路：字线和位线线和位线（3 3）优点：结构简单，速度快：适用于小容量）优点：结构简单，速度快：适用于小容量M M（4 4）缺点：外围电路多、成本昂贵，结构不合理结构。）缺点：外围电路多、成本昂贵，结构不合理结构。计算机组成原理计算机组成原理18静态MOS存储器地址写选通b7读出写入读选通A3A2A1A0字线W15W1W0BS1BS0字结构或单译码方式的RAM16选 1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写电路读写电路
17、：b1读出写入b0读出写入计算机组成原理计算机组成原理19静态MOS存储器lRAMRAM结构与地址译码结构与地址译码位结构或双译码位结构或双译码方式方式l （1 1）结构：结构：(A)(A)容量：容量：N N（字）（字）b b（位）的（位）的RAMRAM，把每个字的同一位组织在一个，把每个字的同一位组织在一个存储片上，每片是存储片上，每片是N N1 1；再把；再把b b 片并列连接，组成一个片并列连接，组成一个N Nb b的存储体，就的存储体，就构成一个位结构的存储器。构成一个位结构的存储器。(B)(B)在每一个在每一个N N1 1存储片中，字数被当作基本存储电路的个数。存储片中，字数被当作基
18、本存储电路的个数。若把若把N Nn n 个基本存储电路排列成个基本存储电路排列成N Nx x行与行与N Ny y列的存储阵列，把列的存储阵列，把CPUCPU送来的送来的n n位选择地址按行和列两个方向划分成位选择地址按行和列两个方向划分成n nx x 和和n ny y 两组，经行和列方两组，经行和列方 向译码器，向译码器，分别选择驱动行线与列线。分别选择驱动行线与列线。(C)(C)采用双译码结构，可以减少选择线的数目。采用双译码结构，可以减少选择线的数目。（2 2）优：驱动电路节省，结构合理，适用于大容量存储器。）优：驱动电路节省，结构合理，适用于大容量存储器。计算机组成原理计算机组成原理20
19、静态MOS存储器Y1Y64X64X1A5A4A3A2A1A0位结构双译码方式的RAMX地址译码64,164,64 1,64 1,1 I/O Y地址译码A6A7A8A9A10A11计算机组成原理计算机组成原理21静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAM 位扩展法：位扩展法：例如：用例如：用8 8的的RAMRAM存储芯片，组成存储芯片，组成8K8K8 8位的存储器，按位的存储器，按8 8位位m m1 1的关系来确定位扩展所需要的芯片数。共需的关系来确定位扩展所需要的芯片数。共需8 8片，每一芯片的数据线片，每一芯片的数据线分别接到数据总线的相应位。分别接到数据总线
20、的相应位。字扩展法：字扩展法：字扩展：字向扩展而位数不变，将芯片的地址线、数据线、读写控制字扩展：字向扩展而位数不变，将芯片的地址线、数据线、读写控制线并联，而由片选信号来区分各片地址。线并联，而由片选信号来区分各片地址。例如：用例如：用16k16k8 8位的芯片采用字扩展法组成位的芯片采用字扩展法组成64k64k8 8位的存储器：位的存储器：4 4个芯个芯片。片。地址分配：地址总线低位地址地址分配：地址总线低位地址A A0 0A A1313与各芯片的与各芯片的1414位地址端相连，而位地址端相连，而高两位的地址高两位的地址A A1414、A A1515经经2 2：4 4译码器和译码器和4 4
21、个芯片的片选端个芯片的片选端CECE相连。相连。计算机组成原理计算机组成原理22静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAMl字位同时扩展法：字位同时扩展法：一个存储器的容量假定为一个存储器的容量假定为M MN N位，若使用位，若使用l lk k位的芯片（位的芯片（l lM,kM,kN N）需）需要在字向和位向同时进行扩展。此时共需要（要在字向和位向同时进行扩展。此时共需要（M Ml l）（N Nk k）个存）个存储器芯片。储器芯片。其中，其中，M Ml l表示把表示把M MN N的空间分成（的空间分成（M Ml l）个部分（称为页或区），）个部分（称为页或区），
22、每页（每页（N Nk k）个芯片。）个芯片。地址分配：地址分配：（A A）用）用loglog2 2 l l位表示低位地址：用来选择访问页内的位表示低位地址：用来选择访问页内的l l个字个字 （B B）用用loglog2 2（M Ml l）位表示高位地址：用来经片选译码器产生片）位表示高位地址：用来经片选译码器产生片选信号。选信号。CPUCPU对存储器进行读对存储器进行读/写操作，首先由地址总写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器
23、与交流。所以，存储器与CPUCPU之间，要完成之间，要完成:地址线的连接；地址线的连接；数据线的连接；数据线的连接；控制线的连接。控制线的连接。存储器芯片的容量是有限的存储器芯片的容量是有限的,为了满足实际存为了满足实际存储器的容量要求，需要对存储器进行扩展。储器的容量要求，需要对存储器进行扩展。存储器与存储器与CPUCPU连接连接 8K8K1 1位扩展组成的位扩展组成的8K8K8 8 RAM RAM 8 7 6 5 4 3 2 8k1 中央中央处理器处理器 CPU A0 A12 D0 :D7位扩展法位扩展法：只加长每个存储单元的字长，：只加长每个存储单元的字长，而不增加存储单元的数量而不增加
24、存储单元的数量演示演示 A15 A14CPU A0 A13 A13 WE D0D7 2:4译码器译码器 CECE16K8WE CE16K8WE CE16K8WEWE CE16K8WE16K16K8 8字扩展法组成字扩展法组成64K64K8 8 RAM RAM11100100字扩展法字扩展法：仅增加存储单元的数量，而各：仅增加存储单元的数量，而各单元的位数不变单元的位数不变演示演示字位同时扩展：字位同时扩展：21142114存储芯片存储芯片1K1K4 4扩展成扩展成2K2K8 8存储器存储器 D4-D7 D3-D0 A0 A1 A9 WE CPU A10 2114CS R/W 2114CS R/
25、W 2114CS R/W 2114CS R/W 字位同时扩展法字位同时扩展法：既增加存储单元的数量，：既增加存储单元的数量，也加长各单元的位数也加长各单元的位数存储器系统的存储容量：存储器系统的存储容量：M MN N位位使用芯片的存储容量：使用芯片的存储容量：L LK K位位(LM(LM，KN)KN)需要存储器芯片个数：需要存储器芯片个数：(M(MN)/(LN)/(LK)K)例例：利用利用2K2K4 4位的存储芯片，组成位的存储芯片，组成16K16K8 8位的存位的存储器，共需要多少块芯片？储器，共需要多少块芯片？解解：（：（16K16K8 8）/（2K2K4 4）8 82 21616即：共需
26、即：共需1616块芯片。块芯片。(既需要位扩展，又需要字扩展既需要位扩展，又需要字扩展）又例又例：利用：利用1K1K4 4位的存储芯片，组成位的存储芯片，组成2K2K8 8位的存位的存储器，共需要芯片数：储器，共需要芯片数：（2K2K8 8）/（1K1K4 4）=2=22=42=4字、位同时扩展法:计算机是一个有计算机是一个有严格时序控制严格时序控制要求的机器。与要求的机器。与CPUCPU连连接时接时,CPU,CPU的控制信号与存储器的读、写周期之间的配的控制信号与存储器的读、写周期之间的配合问题是非常重要的。合问题是非常重要的。注意注意:读出时间与读周期是两个不同的概念。读出时间与读周期是两
27、个不同的概念。读出时间读出时间：是指从是指从CPUCPU给出有效地址开始，到外部数给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历的时间。据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间读周期时间：则是指对存储片进行则是指对存储片进行两次连续读操作两次连续读操作时所必须间隔的时间。时所必须间隔的时间。显然总有：显然总有：读周期读周期 读出时间读出时间存储器的读、写周期ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻 静态静态 RAM(2114)读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效读周期
28、读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间ACSWEDOUTDIN静态静态 RAM(2114)写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片
29、选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDWDW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间计算机组成原理计算机组成原理31动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路在在6 6管静态存储元电路中，信息是存于管静态存储元电路中，信息是存于T T0 0，T T1 1管的栅极电管的栅极电容上，由负载管容上，由负载管T T4 4 ，T T5 5 经外电源给经外电源给T T0 0 ，T T1 1 管栅极电容不管栅极电容不断地进行充电以补充电容电荷。维持原有信息所需要的电荷断
30、地进行充电以补充电容电荷。维持原有信息所需要的电荷量。量。由于由于MOSMOS的栅极电阻很高，栅极电容经栅漏（或栅源）的栅极电阻很高，栅极电容经栅漏（或栅源）极间的泄漏电流很小，在一定的时间内（如极间的泄漏电流很小，在一定的时间内（如2ms2ms），存储的），存储的信息电荷可以维持住。为了减少管子以提高集成度。可以去信息电荷可以维持住。为了减少管子以提高集成度。可以去掉补充电荷的负载管和电源，变成掉补充电荷的负载管和电源，变成4 4管动态存储元：管动态存储元：计算机组成原理计算机组成原理32动态MOS存储器预充预充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字线选择4管
31、动态存储电路计算机组成原理计算机组成原理33动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路写入操作：当写入时，字选择线加入高电平，打开写入操作：当写入时，字选择线加入高电平，打开T T2 2 、T T3 3 控制管，将控制管，将BSBS0 0 ，BSBS1 1 上的信息存储在上的信息存储在T T0 0 、T T1 1 管的栅极电容上。当管的栅极电容上。当T T2 2 、T T3 3 管截止管截止时，靠时，靠T T0 0 、T T1 1 管栅极电容的存储作用，在一定时间内，（如管栅极电容的存储作用，在一定时间内，（如2ms2ms）可以）可以保留所写入的信息。保留所写入的信息
32、。读出操作：当读出时，先给出预充信号，于是电源就向位线的寄生电容读出操作：当读出时，先给出预充信号，于是电源就向位线的寄生电容CD CD 充电，使它们都达到电源电压（充电，使它们都达到电源电压（C CD D V VD D ），当字选择线使），当字选择线使T T2 2 、T T3 3 管导管导通时，存储的信息通过通时，存储的信息通过A A、B B端向位线输出。若原存信息为端向位线输出。若原存信息为1 1，则电容，则电容C C1 1 上上存有电荷，存有电荷，T T1 1 管导通而管导通而T T0 0 管截止，因此，位线管截止，因此，位线BSBS1 1 的预充电荷经的预充电荷经T T1 1 管泄管泄
33、漏，位线漏，位线BSBS1 1 有读出电流流过。经读出放大电路鉴别输出。与此同时，有读出电流流过。经读出放大电路鉴别输出。与此同时，BSBS0 0 上的预充电荷上的预充电荷C CD D 可以通过可以通过A A点向点向C C1 1 进行充电。故读出过程也是刷新进行充电。故读出过程也是刷新过程。过程。再生操作：再生操作：“再生再生”或或“刷新刷新”。由于。由于4 4管存储元的信息电荷有泄漏，电荷数不管存储元的信息电荷有泄漏，电荷数不象象6 6管存储元电路由电源经负载管源源不断地补充，时间一长就会丢失信息。必须管存储元电路由电源经负载管源源不断地补充，时间一长就会丢失信息。必须设法在外界按一定规律不
34、断给栅极进行充电，按需要补足栅极的信息电荷。设法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。计算机组成原理计算机组成原理34动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路 刷新过程：在字选择线上加一个脉冲就能实现自动刷新。刷新过程：在字选择线上加一个脉冲就能实现自动刷新。显然，只要定时给全部存储元电路执行一遍读操作，而信显然，只要定时给全部存储元电路执行一遍读操作，而信息不向外输出，那么就可以实现动态存储器的再生或刷新。息不向外输出，那么就可以实现动态存储器的再生或刷新。计算机组成原理计算机组成原理35动态MOS存储器l单管动态存储元：单管动态存储元：为
35、了进一步缩小存储器体积，提高集成度，在大容量动态存储器中都为了进一步缩小存储器体积，提高集成度，在大容量动态存储器中都采用单管动态存储元电路。如图采用单管动态存储元电路。如图6.206.20存储元由存储元由T T1 1和和C CS S构成。构成。写入时，字选择线加高电平，使写入时，字选择线加高电平，使T T1 1管导通，写入信息由数据线管导通，写入信息由数据线D D（位（位线）存入电容线）存入电容C CS S中。中。读出时，首先要对数据线上的分布电容读出时，首先要对数据线上的分布电容C CD D预充电，再加入字脉冲，使预充电，再加入字脉冲，使1 1管导通，管导通，C CS S与与C CD D上
36、电荷重新分配以达到平衡。根据动态平衡的电荷数多上电荷重新分配以达到平衡。根据动态平衡的电荷数多少来判断原存信息是或，因此，每次读出后，存储内容就被破坏。是少来判断原存信息是或，因此，每次读出后，存储内容就被破坏。是破坏性读出，必须采取措施，以便再生原存信息。破坏性读出，必须采取措施，以便再生原存信息。动态动态MOSMOS随机存储芯片的组成大体与静态随机存储芯片的组成大体与静态MOSMOS随机芯片相似，由存储体随机芯片相似，由存储体和外围电路组成，但外围电路由于再生操作要复杂得多。和外围电路组成，但外围电路由于再生操作要复杂得多。计算机组成原理计算机组成原理36动态MOS存储器DCDCST1数据
37、线字选择线单管动态存储电路计算机组成原理计算机组成原理37动态存储器的刷新（Refresh）刷新的定义和原因刷新的定义和原因1 1、定义、定义 定期向电容补充电荷定期向电容补充电荷原因：原因：动态存储器依靠电容电荷存储信息。平时无电源供动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泻放，需定期向电容补充电电，时间一长电容电荷会泻放，需定期向电容补充电荷，以保持信息不变。荷，以保持信息不变。注意刷新与重写的区别注意刷新与重写的区别l重写：破坏性读出后重写，以恢复原来的信息重写：破坏性读出后重写，以恢复原来的信息l刷新：非破坏性读出的动态刷新：非破坏性读出的动态M M，需补充电
38、荷以保持原来的信息，需补充电荷以保持原来的信息v2 2、刷新周期、刷新周期从上次对整个存储器刷新结束时刻，到本次对从上次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止的时间间隔整个存储器完成全部刷新一遍为止的时间间隔一般为一般为2ms2ms，4ms4ms或或8ms8msv3 3、刷新方式：、刷新方式：按行读；按行读；集中式集中式分散式分散式异步式异步式刷新方式3872周期周期(1936s)128周期周期(64s)4000周期周期存储系统周期存储系统周期t tc ct tc ct tc ct tc ct tc ct tc ct tc ct tc c 在刷新间隔内，前段时间进行正
39、常操作，不刷新；需在刷新间隔内，前段时间进行正常操作，不刷新；需要刷新时，暂停读要刷新时，暂停读/写周期，集中刷新整个存储器写周期，集中刷新整个存储器 由于刷新集中进行，会造成芯片由于刷新集中进行，会造成芯片“死时间死时间”过长；因过长；因为芯片在刷新过程中，禁止了正常的读为芯片在刷新过程中，禁止了正常的读/写操作写操作 把一个存储周期分为两半，前半段时间用来读把一个存储周期分为两半，前半段时间用来读/写操写操作或维持信息，后半段时间作为刷新操作时间作或维持信息，后半段时间作为刷新操作时间 加长了系统周期，刷新过于频繁加长了系统周期，刷新过于频繁v 前两种方式的结合，把刷新操作平均分散到整个刷
40、前两种方式的结合，把刷新操作平均分散到整个刷新周期（新周期（PC机采用的刷新方式）机采用的刷新方式）v 例如：将例如：将61166116芯片在芯片在2ms2ms内分散地把内分散地把128128行刷新一遍行刷新一遍20002000 s s128=15.625 128=15.625 s s 15.5 15.5 s s即每隔即每隔15.5 15.5 s s刷新一行刷新一行v 说明说明1M1M1 1位位(51251220482048)DRAM)DRAM芯片的刷新方法，芯片的刷新方法，刷新周期定刷新周期定为为8ms8ms【解【解】逐行进行刷新逐行进行刷新512行，每行行，每行2048个存储元同时进行刷新
41、，整个个存储元同时进行刷新，整个芯片在芯片在8ms内进行内进行512次刷新操作次刷新操作v集中刷新集中刷新在在8ms中某个时间段，连续进行中某个时间段，连续进行512次刷新操作次刷新操作“死时间死时间”：t0=512 T (T为存储器读写周期为存储器读写周期）v异步刷新异步刷新v8ms分成分成512个时间段，每隔个时间段，每隔8ms51215.625s 对芯片刷新一次对芯片刷新一次(一行一行)，消除长时间的，消除长时间的“死时间死时间”DRAMDRAM存储器的刷新需要有硬件电路的支持，存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新包括刷新计数器、刷新/访存裁决、刷新控制逻辑访存裁决、刷
42、新控制逻辑等。这些控制线路形成等。这些控制线路形成DRAMDRAM控制器。控制器。存储器控制电路 1.EDRAM 1.EDRAM芯片芯片 EDRAMEDRAM芯片又称增强型芯片又称增强型DRAMDRAM芯片，它在芯片，它在DRAMDRAM芯片上芯片上集成了一个集成了一个SRAMSRAM实现的小容量高速缓冲存储器，从而实现的小容量高速缓冲存储器，从而使使DRAMDRAM芯片的性能得到显著改进芯片的性能得到显著改进 2.EDRAM2.EDRAM内存条内存条 一片一片EDRAMEDRAM的容量为的容量为1M1M4 4位，位，8 8片这样的芯片片这样的芯片(位位扩展）可组成扩展）可组成1M1M3232
43、位的存储模块。位的存储模块。当某模块被选中，此模块的当某模块被选中，此模块的8 8个个EDRAMEDRAM芯片同时动芯片同时动作，作，8 8个个4 4位数据端口位数据端口D3D0D3D0同时与同时与3232位数据总线交换位数据总线交换数据，完成一次数据，完成一次3232位字的存取位字的存取3.2.4 高性能的主存储器计算机组成原理计算机组成原理45l系统系统RAMRAM区区地址最低端的地址最低端的640KB640KB空间空间由由DOSDOS进行管理进行管理l显示显示RAMRAM区区128KB128KB主存空间保留给显示缓冲存储区主存空间保留给显示缓冲存储区显示显示RAMRAM区并没有被完全使用
44、区并没有被完全使用l扩展扩展ROMROM区区I/OI/O接口电路卡上的接口电路卡上的ROMROMl系统系统ROMROM区区ROM-BIOSROM-BIOS程序程序PC机最低1MB主存上位主存区上位主存区UMA常规主存常规主存示意图示意图计算机组成原理计算机组成原理46计算机组成原理计算机组成原理47ROM芯片的类型lMROMMROM（掩膜（掩膜ROMROM）掩膜工艺直接制作掩膜工艺直接制作lPROMPROM（一次性编程（一次性编程ROMROM）允许用户进行一次性编程允许用户进行一次性编程lEPROMEPROM（可擦除可编程（可擦除可编程ROMROM）紫外光擦除、并可重复编程的紫外光擦除、并可重
45、复编程的ROMROMlEEPROMEEPROM（电擦除可编程（电擦除可编程ROMROM）擦除和编程（擦写）通过加电进行擦除和编程（擦写）通过加电进行lFlash MemoryFlash Memory（闪速存储器）（闪速存储器）新型的电擦除可编程新型的电擦除可编程ROMROM快速擦除整片或数据块快速擦除整片或数据块计算机组成原理计算机组成原理48v 闪速存储器是在闪速存储器是在EPROMEPROM功能基础上增加了芯功能基础上增加了芯片的电擦除和重新编程能力片的电擦除和重新编程能力v 28F256A28F256A通过引入一个指令寄存器来实现这通过引入一个指令寄存器来实现这种功能。其作用是种功能。其
46、作用是(7(7条指令由条指令由CPUCPU提供）提供）(1)(1)保证保证TTLTTL电平的控制信号输入；电平的控制信号输入；(2)(2)在擦除和编程过程中稳定供电；在擦除和编程过程中稳定供电；(3)(3)最大限度地与最大限度地与EPROMEPROM兼容。兼容。v 28F256A28F256A是是256K(32k256K(32k8)8)容量，除了指令寄容量，除了指令寄存器在内的控制和定时逻辑，其余部分与一般存器在内的控制和定时逻辑，其余部分与一般半导体存储器的结构相似半导体存储器的结构相似闪速存储器的工作原理闪速存储器的工作原理28F256A工作模式VppA0A9CE*OE*WE*DQ0-DQ
47、7只只读读读读VPPL A0 A9 0 01数据输出数据输出输出禁止输出禁止 VPPL 0 11三态输出三态输出等待等待VPPL 1 三态输出三态输出厂家代码厂家代码 VPPL0V1D000数据数据=89H器件代码器件代码 VPPL1V1D000数据数据=B9H读读写写读读VPPH A0A90 01数据输出数据输出输出禁止输出禁止 VPPH011三态输出三态输出备用备用VPPH1三态输出三态输出写写VPPH A0A90 10数据输入数据输入计算机组成原理计算机组成原理51Flash MemorylAT29C040AAT29C040Al存储结构：存储结构：512K512K8 8l有有1919个地
48、址引脚个地址引脚A18A18A0A0l8 8个数据引脚个数据引脚I/O7I/O7I/O0I/O0l3 3个控制引脚个控制引脚片选片选CSCS*输出允许输出允许OEOE*写允许写允许WEWE*l扇区（扇区（256256字节）擦写字节）擦写l查询擦写是否完成查询擦写是否完成计算机组成原理计算机组成原理523.4.1 3.4.1 双端口存储器双端口存储器 同一个存储器具有两组相互独立的读写控制线同一个存储器具有两组相互独立的读写控制线路路,提供了两个相互独立的端口，都可以对存储器提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作中任何位置上的数据进行独立的存取操作3.4.2
49、 3.4.2 多模块交叉存储器多模块交叉存储器 每个模块各自以等同的方式与每个模块各自以等同的方式与CPUCPU传送信息。传送信息。连续地址分布在相邻的模块，对连续字的成块连续地址分布在相邻的模块，对连续字的成块传送可以重叠进行实现流水线并行存取传送可以重叠进行实现流水线并行存取3.4.3 3.4.3 相联存储器相联存储器 按内容寻址的存储器按内容寻址的存储器 把存储单元所存内容的某一部分作为检索项，把存储单元所存内容的某一部分作为检索项，去检索该存储器，并对存储器中与该检索项符合的去检索该存储器，并对存储器中与该检索项符合的存储单元内容进行读出或写入存储单元内容进行读出或写入多模块交叉存储器
50、v方案一：顺序方式 (a)主存地址被分成高n位和低m位，高位（n）表示模块号，低位（m位）表示块内地址；(b)在一个模块内，程序是从低位地址连续存放；(c)对连续单元存取，一般仅对一个模块操作 (d)特点：多模块并行工作易扩充容量故障局部性。多模块交叉存储器数据总线 模块i 模块2 n-1 模块0 模块号 块内地址 MAR m 位 n 位 并行多模块存储器结构框图.多模块交叉存储器v方案二：交叉方式 (a)主存地址被分成高n位和低m位，低位（m位）表示模块号，高位（n）表示块内地址；(b)各模块间采用多模块交叉编址；(c)对连续单元存取，则多个模块并行工作 (d)特点：多模块并行工作，速度快不
