1、高等学校信息技术类新方向新动能新形态系列规划教材高等学校信息技术类新方向新动能新形态系列规划教材何兴高何兴高 编著编著CONTANTS12存储器控制器及应用存储器控制器及应用NAND Flash控制器及应用控制器及应用存储器控制器及应用存储器控制器及应用NAND FlashNAND Flash控制器及应用控制器及应用7.1.17.1.1概述概述 S3C2440AS3C2440A微处理器存储器控制器提供访问外部存储器所需要的微处理器存储器控制器提供访问外部存储器所需要的存储器控制信号。存储器控制信号。S3C2440AS3C2440A微处理器的存储器控制器有以下特性。微处理器的存储器控制器有以下特
2、性。（1 1）小）小/大端选择（通过软件设置）。大端选择（通过软件设置）。（2 2）地址空间：每个）地址空间：每个BANKBANK有有128MB128MB，共有，共有1GB/8BANK1GB/8BANK。（3 3）除）除BANK0BANK0（只能是（只能是16/3216/32位位宽）之外，其他位位宽）之外，其他BANKBANK都具有可编都具有可编程访问大小（即程访问大小（即8/16/328/16/32位位宽）。位位宽）。（4 4）总共有）总共有8 8个存储器个存储器BANKBANK，其中，其中6 6个是个是ROMROM、SRAMSRAM等类型存储器等类型存储器BANKBANK，剩，剩下下2 2
3、个可以为个可以为ROMROM、SRAMSRAM、SDRAMSDRAM等类型存储器等类型存储器BANKBANK。（5 5）7 7个固定存储器个固定存储器BANKBANK的起始地址。的起始地址。（6 6）1 1个个BANKBANK的起始地址是可调整的，并且的起始地址是可调整的，并且BANKBANK的大小是可编程的。的大小是可编程的。（7 7）所有存储器）所有存储器BANKBANK的访问周期是可编程的。的访问周期是可编程的。（8 8）总线访问周期可以通过插入外部等待来延长。）总线访问周期可以通过插入外部等待来延长。（9 9）支持）支持SDRAMSDRAM的自动刷新和掉电模式。的自动刷新和掉电模式。图
4、图7-17-1为为S3C2440AS3C2440A微处理器复位后的存储器图。微处理器复位后的存储器图。图图7-1S3C2440A微处理器复位后的存储器图微处理器复位后的存储器图 表表7-17-1为为BANK6BANK6和和BANK7BANK7的开始地址和结束地址。的开始地址和结束地址。地址范围地址范围BANK6BANK6BANK7BANK7开始地址开始地址结束地址结束地址开始地址开始地址结束地址结束地址2MB2MB0X300000000X300000000X301FFFFF0X301FFFFF0X302000000X302000000X303FFFFF0X303FFFFF4MB4MB0X300
5、000000X300000000X303FFFFF0X303FFFFF0X304000000X304000000X307FFFFF0X307FFFFF8MB8MB0X300000000X300000000X307FFFFF0X307FFFFF0X308000000X308000000X30FFFFFF0X30FFFFFF16MB16MB0X300000000X300000000X30FFFFFF0X30FFFFFF0X310000000X310000000X31FFFFFF0X31FFFFFF32MB32MB0X300000000X300000000X31FFFFFF0X31FFFFFF0X3
6、20000000X320000000X33FFFFFF0X33FFFFFF64MB64MB0X300000000X300000000X33FFFFFF0X33FFFFFF0X340000000X340000000X37FFFFFF0X37FFFFFF128MB128MB0X300000000X300000000X37FFFFFF0X37FFFFFF0X380000000X380000000X3FFFFFFF0X3FFFFFFF表表7-1BANK6和和BANK7的开始地址和结束地址的开始地址和结束地址 S3C2440AS3C2440A微处理器芯片的性质决定了微处理器芯片的性质决定了SDRAMSD
7、RAM类型的内存条只能类型的内存条只能焊接在焊接在BANK6BANK6BANK7BANK7上，最大支持内存上，最大支持内存256MB256MB，即，即0X300000000X300000000X3FFFFFFF0X3FFFFFFF。其中。其中BANK0BANK0BANK5BANK5可以焊接可以焊接ROMROM或或SRAMSRAM类型存储器，类型存储器，BANK6BANK6BANK7BANK7可以焊接可以焊接ROMROM、SRAMSRAM、SDRAMSDRAM类型存储器。类型存储器。S3C2440AS3C2440A微处理器使用的物理地址空间可以达到微处理器使用的物理地址空间可以达到4GB4GB（
8、由于有（由于有3232位地址），其中前位地址），其中前1GB1GB的地址（也就是的地址（也就是0X000000000X000000000X400000000X40000000）为外设地址空间。还有一部分为为外设地址空间。还有一部分为CPUCPU内部使用的特殊功能寄存器地内部使用的特殊功能寄存器地址空间（地址范围为址空间（地址范围为 0X48000000 0X480000000X5FFFFFFF0X5FFFFFFF），其余的地址空），其余的地址空间没有使用。表间没有使用。表7-27-2为某开发板的外设地址分配表。为某开发板的外设地址分配表。BANKXBANKX外设名称外设名称起始地址起始地址结束
9、地址结束地址大小（大小（ByteByte）位宽位宽BANK0BANK0Nor FlashNor Flash0X000000000X000000000X001FFFFF0X001FFFFF2M2M1616BANK1BANK1IDEIDE端口命令块寄存器端口命令块寄存器0X080000000X080000000X0800000F0X0800000F16161616BANK2BANK2IDEIDE端口控制块寄存器端口控制块寄存器0X100000000X100000000X1000000F0X1000000F16161616BANK3BANK310Mbit/s10Mbit/s网卡网卡CS8900ACS
10、8900A0X190000000X190000000X190FFFFF0X190FFFFF1M1M1616BANK4BANK410/100Mbit/s10/100Mbit/s网卡网卡DM9000DM90001616BANK5BANK5扩展串口扩展串口A A0X280000000X280000000X280000070X280000078 88 8BANK5BANK5扩展串口扩展串口B B0X290000000X290000000X290000070X290000078 88 8BANK6BANK6SDRAMSDRAM0X300000000X300000000X33FFFFFF0X33FFFFF
11、F64M64M3232表表7-2某开发板的外设地址分配表某开发板的外设地址分配表 S3C2440AS3C2440A微处理器对外引出了微处理器对外引出了2727根地址线根地址线ADDR0ADDR0ADDR26ADDR26（也（也就是外设），它最多能够寻址就是外设），它最多能够寻址128MB128MB，而，而S3C2440AS3C2440A微处理器的寻址微处理器的寻址空间可以达到空间可以达到1GB1GB，这是由于，这是由于S3C2440AS3C2440A微处理器将微处理器将1GB1GB的地址空间分的地址空间分成了成了8 8个个BANKBANK（BANK0BANK0BANK7BANK7），其中每个）
12、，其中每个BANKBANK对应一根片选信号对应一根片选信号线（线（nGCS0nGCS0nGCS7nGCS7其中之一，片选信号线名称是厂家指定的，并且其中之一，片选信号线名称是厂家指定的，并且已引到芯片引脚上），当访问已引到芯片引脚上），当访问BANKXBANKX的时候，的时候，nGCSXnGCSX引脚电平拉低引脚电平拉低（X X为为0 07 7），用来选中外接设备，），用来选中外接设备，S3C2440AS3C2440A微处理器通过微处理器通过8 8根片选根片选信号线和信号线和2727根地址线就可以访问根地址线就可以访问1GB1GB地址空间。地址空间。7.1.27.1.2存储器类型存储器类型1
13、1ROMROM ROMROM（Read-Only MemoryRead-Only Memory，只读存储器）是一种只能读取资料的存，只读存储器）是一种只能读取资料的存储器。储器。2 2SRAMSRAM SRAMSRAM（Static Random-Access MemoryStatic Random-Access Memory，静态随机存取存储器）是，静态随机存取存储器）是随机存取存储器的一种。随机存取存储器的一种。3 3SDRAMSDRAM SDRAMSDRAM即同步动态随机存取存储器（即同步动态随机存取存储器（Synchronous Dynamic Synchronous Dynamic
14、Random Access MemoryRandom Access Memory）。同步是指内存工作需要同步时钟，内）。同步是指内存工作需要同步时钟，内部命令的发送与数据的传输都以它为基准。动态是指存储阵列需部命令的发送与数据的传输都以它为基准。动态是指存储阵列需要通过不断地刷新来保证数据不丢失。随机是指数据不是线性依要通过不断地刷新来保证数据不丢失。随机是指数据不是线性依次访问的，而是通过自由指定地址进行数据读写。次访问的，而是通过自由指定地址进行数据读写。DRAMDRAM、SDRAMSDRAM和和SRAMSRAM的区别主要是是否需要刷新电路和体积不的区别主要是是否需要刷新电路和体积不同。同
15、。可以把可以把SDRAMSDRAM想象成一个表格，若要写入某一个单元，则需指想象成一个表格，若要写入某一个单元，则需指定行地址和列地址，如图定行地址和列地址，如图7-27-2所示。所示。图图7-2SDRAM结构示意图结构示意图 SDRAMSDRAM具有多种工作模式，内部操作是一个复杂的状态机。具有多种工作模式，内部操作是一个复杂的状态机。SDRAMSDRAM器件的引脚分为以下几类。器件的引脚分为以下几类。（1 1）控制信号引脚。包括片选、时钟、时钟使能、行列地址选择、）控制信号引脚。包括片选、时钟、时钟使能、行列地址选择、读写有效及数据有效引脚。读写有效及数据有效引脚。（2 2）地址信号引脚。
16、时分复用引脚，根据行列地址选择引脚，控）地址信号引脚。时分复用引脚，根据行列地址选择引脚，控制输入的地址为行地址或列地址。制输入的地址为行地址或列地址。（3 3）数据信号引脚。双向引脚，受数据是否有效控制。）数据信号引脚。双向引脚，受数据是否有效控制。SDRAMSDRAM支持的操作命令有行激活、预充电、自动预充电、猝发支持的操作命令有行激活、预充电、自动预充电、猝发读、猝发写、自动刷新、自刷新、时钟和时钟屏蔽、读、猝发写、自动刷新、自刷新、时钟和时钟屏蔽、DQMDQM等。所有等。所有的操作命令通过控制线的操作命令通过控制线CS#CS#、RAS#RAS#、CAS#CAS#、WE#WE#和地址线、
17、体选地和地址线、体选地址址BABA输入。输入。7.1.37.1.3存储器控制器简介存储器控制器简介1 1存储器控制器有关信号存储器控制器有关信号 S3C2440AS3C2440A微处理器存储器控制器有如表微处理器存储器控制器有如表7-37-3所示的信号。所示的信号。总线控制器总线控制器引脚名称引脚名称输入输入/输出输出说明说明OM1:0输入输入OM1:0用于用于将将S3C2440A A微处理器微处理器设置为设置为test模式模式，仅用于制造。此外仅用于制造。此外，它还确定它还确定nGCS0的总线宽度。上拉的总线宽度。上拉或下拉或下拉电阻确定复位周期中的逻辑级别。电阻确定复位周期中的逻辑级别。0
18、0：Nand-Boot；01：16位位；10：32位位；11：测试模式测试模式ADDR26:0输出输出ADDR26:0（地址总线地址总线）用于）用于输出相应的输出相应的BANKBANK内存地址内存地址表表7-3S3C2440A微处理器存储器控制器信号微处理器存储器控制器信号总线控制器总线控制器引脚名称引脚名称输入输入/输出输出说明说明DATA31:0输入输入/输出输出DATA31:0（数据总线数据总线）用于）用于在内存读取过程中输入数据在内存读取过程中输入数据，在内存写入过程中输出数据。在内存写入过程中输出数据。总线宽度可在总线宽度可在 8/16/32位位之间进行编程之间进行编程设置设置nGC
19、S7:0输出输出nGCS7:0（常规芯片选择常规芯片选择）表示当）表示当内存地址内存地址在在每每个个BANKBANK的地址区域内的地址区域内时相应的片选被激活时相应的片选被激活。访问周期的数量和访问周期的数量和BANKBANK大小大小可以编程可以编程设置设置nWE输出输出nWE（写写操作使能）操作使能）表示当前总线周期是一个写入周期表示当前总线周期是一个写入周期nOE输出输出nOE（输出输出使能）使能）表示当前总线周期是一个读取周期表示当前总线周期是一个读取周期nXBREQ输入输入nXBREQ（总线保留请求总线保留请求）允许另一个总线主机请求控制允许另一个总线主机请求控制局部总线局部总线。BA
20、CKBACK激活激活表示已授予表示已授予总线控制总线控制nXBACK输出输出nXBACK（总线保持确认总线保持确认）表示表示S3C2440A A微处理器微处理器已把已把局部总线局部总线的控制权交给了另一的控制权交给了另一个设个设备备nWAIT输入输入请求延长当前总线周期。只要请求延长当前总线周期。只要nWAITnWAIT是是L L，当前总线周期就无法完成，当前总线周期就无法完成SDRAM/SRAMnSRAS输出输出SDRAMSDRAM行地址选通行地址选通nSCAS输出输出SDRAMSDRAM列地址选通列地址选通nSCS1:0输出输出选择选择SDRAMSDRAM芯片芯片DQM3:0输出输出SDR
21、AM 数据屏蔽数据屏蔽SCLK1:0输出输出SDRAM时钟时钟SCKE输出输出SDRAM时钟使能时钟使能nBE3:0输出输出启用上字节启用上字节/下字节（如果是下字节（如果是1616位位SRAMSRAM）nWBE3:0输出输出写字节使能写字节使能NAND FlashCLE输出输出命令锁存使能命令锁存使能ALE输出输出地址锁存使能地址锁存使能nFCE输出输出NAND Flash芯片使能芯片使能nFRE输出输出NAND Flash读操作使能读操作使能nFWE输出输出NAND Flash写操作使能写操作使能NCON输入输入NAND Flash配置（如果配置（如果NAND Flash控制器没有使用，它
22、应该被上拉到控制器没有使用，它应该被上拉到VDDMOP）FRnB输入输入NAND Flash读读/忙（如果忙（如果NAND Flash控制器没有使用，它应该被上拉到控制器没有使用，它应该被上拉到VDDMOP）续表续表2 2存储器控制器有关引脚存储器控制器有关引脚 S3C2440AS3C2440A微处理器存储器控制器有关引脚如表微处理器存储器控制器有关引脚如表7-47-4所示。所示。序号序号引脚编号引脚编号引脚名称引脚名称I/OI/O类型类型 序号序号引脚编号引脚编号引脚名称引脚名称I/OI/O类型类型1 1F7ADDR0ADDR0t10s 3 3B7ADDR2ADDR2t10s2 2E7ADD
23、R1ADDR1t10s 4 4F8ADDR3ADDR3t10s表表7-4S3C2440A微处理器存储器控制器有关引脚微处理器存储器控制器有关引脚序号序号引脚编号引脚编号引脚名称引脚名称I/OI/O类型类型 序号序号引脚编号引脚编号引脚名称引脚名称I/OI/O类型类型5 5C7ADDR4ADDR4t10s 3838A17DATA1010b12s6 6D8ADDR5ADDR5t10s 3939C14DATA1111b12s7 7E8ADDR6ADDR6t10s 4040D15DATA1212b12s8 8D7ADDR7ADDR7t10s 4141C15DATA1313b12s9 9G8ADDR8A
24、DDR8t10s 4242D14DATA1414b12s1010B8ADDR9ADDR9t10s 4343B17DATA1515b12s1111A8ADDR10ADDR10t10s 4444C16DATA1616b12s1212C8ADDR11ADDR11t10s 4545E15DATA1717b12s1313B9ADDR12ADDR12t10s 4646E14DATA1818b12s1414H8ADDR13ADDR13t10s 4747E13DATA1919b12s1515E9ADDR14ADDR14t10s 4848E12DATA2020b12s1616C9ADDR15ADDR15t10s
25、 4949E16DATA2121b12s1717D9ADDR16ADDR16t10s 5050F15DATA2222b12s1818G9ADDR17ADDR17t10s 5151G13DATA2323b12s1919F9ADDR18ADDR18t10s 5252E17DATA2424b12s2020H9ADDR19ADDR19t10s 5353G12DATA2525b12s2121D10ADDR20ADDR20t10s 5454F14DATA2626b12s2222C10ADDR21ADDR21t10s 5555F12DATA2727b12s2323H10ADDR22ADDR22t10s 56
26、56G11DATA2828b12s2424E10ADDR23ADDR23t10s 5757G16DATA2929b12s2525C11ADDR24ADDR24t10s 5858H13DATA3030b12s2626G10ADDR25ADDR25t10s 5959F13DATA3131b12s2727D11ADDR26ADDR26t10s 6060D4nBE0t10s2828D12DATA0b12s 6161B5Nbe1 1t10s2929C12DATA1b12s 6262D5nBE2 2t10s3030E11DATA2 2b12s 6363E5nBE3 3t10s3131A13DATA3 3b
27、12s 6464A2SCKEt10s3232F10DATA4 4b12s 6565B4SCLK0t12s3333F11DATA5 5b12s 6666B3 3SCLK1 1t12s3434C13DATA6 6b12s 6767C6nSRASt10s3535A14DATA7 7b12s 6868D6nSCASt10s3636D13DATA8 8b12s 6969D2nGCS6t10s3737B15DATA9 9b12s 7070E6nWEt10s续表续表 表表7-47-4中的中的I/OI/O类型如表类型如表7-57-5所示。所示。I/OI/O类型类型说明说明t10sOutput PAD，LVCM
28、OS，Tri-state，Output Drive Strenth Control，IO=4、6、8、10mAb12sBi-Directional PAD，LVCMOS，Schmitt-trigger，100 kW W Pull-up Resistor with Control，Tri-state，Output Drive Strenth Control，IO=6、8、10、12mA表表7-5I/O类型类型3 3存储器控制器时序图存储器控制器时序图 S3C2440AS3C2440A微处理器外部微处理器外部nWAITnWAIT时序图（时序图（Tacc=4Tacc=4）如图）如图7-37-3所示。
29、所示。图图7-3S3C2440A微处理器外部微处理器外部nWAIT时序图（时序图（Tacc=4）S3C2440AS3C2440A微处理器微处理器nXBREQ/nXBACKnXBREQ/nXBACK时序图如图时序图如图7-47-4所示。所示。图图7-4S3C2440A微处理器微处理器nXBREQ/nXBACK时序图时序图7.1.47.1.4存储器控制器功能描述存储器控制器功能描述1 1BANK0BANK0总线宽度总线宽度 BANK0BANK0的数据总线（的数据总线（nGCS0nGCS0）必须先设置成）必须先设置成1616位或位或3232位，因为位，因为BANK0BANK0通常作为引导通常作为引导
30、ROMROM区（映射到地址区（映射到地址0X000000000X00000000）。在复位时，）。在复位时，系统将检测系统将检测OM1:0OM1:0上的逻辑电平，并依据这个电平来决定上的逻辑电平，并依据这个电平来决定BANK0BANK0区存储器的总线宽度，具体如表区存储器的总线宽度，具体如表7-67-6所示。所示。OM1OM1（操作模式（操作模式1 1）OM0OM0（操作模式（操作模式0 0）引导引导ROMROM数据宽度数据宽度0 00 0Nand Flash ModeNand Flash Mode0 01 11616位位1 10 03232位位1 11 1测试模式测试模式表表7-6BANK0
31、区存储器的总线宽度区存储器的总线宽度2 2存储器（存储器（SROM/SDRAMSROM/SDRAM）地址引脚的连接）地址引脚的连接 在在S3C2440AS3C2440A微处理器中微处理器中CPUCPU的编址是以字节为单位的，存储器的编址是以字节为单位的，存储器的编址可以为的编址可以为8 8位、位、1616位、位、3232位等，因此位等，因此S3C2440AS3C2440A微处理器与存储微处理器与存储器（器（SROM/SDRAMSROM/SDRAM）地址引脚的连接方式由于数据宽度的不同而有所）地址引脚的连接方式由于数据宽度的不同而有所区别，表区别，表7-77-7为不同位宽的存储器连接。为不同位宽
32、的存储器连接。存储器地址引脚存储器地址引脚S3C2440A A微处理器微处理器地址地址/8位位数据总线数据总线S3C2440A A微处理器微处理器地址地址/16位位数据总线数据总线S3C2440A A微处理器微处理器地址地址/32位位数据总线数据总线A0A0A1A2A1A1A2A3表表7-7不同位宽的存储器连接不同位宽的存储器连接3 3SDRAM BANKSDRAM BANK地址引脚连接地址引脚连接（1 1）逻辑）逻辑BANKBANK与芯片位宽。与芯片位宽。（2 2）内存芯片的容量。）内存芯片的容量。存储容量存储容量=2=2行数行数2 2列数列数（得到一个（得到一个L-BANKL-BANK的存
33、储单元数量）的存储单元数量）L-L-BANKBANK的数量，单位为的数量，单位为bitbit。SDRAM BANKSDRAM BANK地址连接实例如表地址连接实例如表7-87-8所示。所示。BANKBANK大小大小总线宽度总线宽度基本单元基本单元存储器配置存储器配置BANKBANK地址地址2MByte2MByte8 816Mbit16Mbit（1M1M8 82BANK2BANK）1 1A20A201616（512K512K16162BANK2BANK）1 14MByte4MByte161616Mbit16Mbit（1M1M8 82BANK2BANK）2 2A21A211616（1M1M8 82
34、BANK2BANK）2 28MByte8MByte161616Mbit16Mbit（2M2M4 42BANK2BANK）4 4A22A223232（1M1M8 82BANK2BANK）4 48 864Mbit64Mbit（4M4M8 82BANK2BANK）1 18 8（2M2M4 42BANK2BANK）4 4A22:21A22:211616（2M2M8 84BANK4BANK）1 1A22221616（2M2M16162BANK2BANK）1 1A22:2122:213232（512K512K32324BANK4BANK）1 116MByte16MByte323216Mbit16Mbit（
35、2M2M4 42BANK2BANK）8 8A23A238 864Mbit64Mbit（8M8M4 42BANK2BANK）2 28 8（4M4M4 44BANK4BANK）2 2A23:22A23:221616（2M2M8 82BANK2BANK）2 2A23A231616（2M2M8 82BANK2BANK）2 2A23:22A23:223232（2M2M16162BANK2BANK）2 2A23A233232（1M1M16164BANK4BANK）1 1A23:22A23:228 8128Mbit128Mbit（4M4M8 84BANK4BANK）1 11616（2M2M16164BANK
36、4BANK）1 132MByte32MByte161664Mbit64Mbit（8M8M4 42BANK2BANK）4 4A24A241616（4M4M4 44BANK4BANK）4 4A24:23A24:233232（4M4M8 82BANK2BANK）4 4A24A243232（2M2M8 84BANK4BANK）4 4A24:23A24:231616128Mbit128Mbit（4M4M8 84BANK4BANK）2 23232（2M2M16164BANK4BANK）2 28 8256Mbit256Mbit（8M8M8 84BANK4BANK）1 1A24:23A24:231616（4M
37、4M16164BANK4BANK）1 1表表7-8SDRAM BANK地址连接实例地址连接实例BANKBANK大小大小总线宽度总线宽度基本单元基本单元存储器配置存储器配置BANKBANK地址地址64MByte64MByte3232128Mbit128Mbit（4M4M8 84BANK4BANK）4 4A25:24A25:241616256Mbit256Mbit（8M8M8 84BANK4BANK）2 23232（4M4M16164BANK4BANK）2 28 8512Mbit512Mbit（16M16M8 84BANK4BANK）1 1128MByte128MByte3232256Mbit25
38、6Mbit（8M8M8 84BANK4BANK）4 4A26:25A26:258 8512Mbit512Mbit（32M32M4 44BANK4BANK）2 21616（16M16M8 84BANK4BANK）2 23232（8M8M16164BANK4BANK）2 2续表续表4 4ROMROM存储器端口实例存储器端口实例（1 1）S3C2440AS3C2440A微处理器和微处理器和1 1个个8 8位的位的ROMROM芯片连接。该芯片为芯片连接。该芯片为64KByte64KByte，即地址线为即地址线为1616位，数据线为位，数据线为8 8位，控制信号线为位，控制信号线为3 3位，详细连接如图
39、位，详细连接如图7-57-5所示。所示。图图7-5S3C2440A微处理器和微处理器和1个个8位的位的ROM芯片连接芯片连接（2 2）S3C2440AS3C2440A微处理器和微处理器和2 2个个8 8位的位的ROMROM芯片连接。用两个芯片连接。用两个8 8位的位的ROMROM芯片构成一个芯片构成一个1616位的存储器。每个芯片为位的存储器。每个芯片为64KByte64KByte，即地址线为，即地址线为1616位，数据线为位，数据线为8 8位，控制信号线为位，控制信号线为3 3位，详细连接如图位，详细连接如图7-67-6所示。所示。图图7-6S3C2440A微处理器和微处理器和2个个8位的位
40、的ROM芯片连接芯片连接（3 3）S3C2440AS3C2440A微处理器和微处理器和4 4个个8 8位的位的ROMROM芯片连接。用芯片连接。用4 4个个8 8位的位的ROMROM芯片构成一个芯片构成一个3232位的存储器。每个芯片为位的存储器。每个芯片为64KByte64KByte，即地址线为，即地址线为1616位，数据线为位，数据线为8 8位，控制信号线为位，控制信号线为3 3位，详细连接如图位，详细连接如图7-77-7所示。所示。图图7-7S3C2440A微处理器和微处理器和4个个8位的位的ROM芯片连接芯片连接（4 4）S3C2440AS3C2440A微处理器和微处理器和1 1个个1
41、616位的位的ROMROM芯片连接。该芯片为芯片连接。该芯片为2M2M1616位，位，即地址线为即地址线为2020位，数据线为位，数据线为1616位，控制信号线为位，控制信号线为3 3位，详细连接如图位，详细连接如图7-87-8所示。所示。图图7-8S3C2440A微处理器和微处理器和1个个16位的位的ROM芯片连接芯片连接5 5SRAMSRAM存储器端口实例存储器端口实例（1 1）S3C2440AS3C2440A微处理器和微处理器和1 1个个1616位的位的SRAMSRAM芯片连接。该芯片为芯片连接。该芯片为64K64K1616位，即地址线为位，即地址线为1616位，数据线为位，数据线为16
42、16位，控制信号线为位，控制信号线为5 5位，位，详细连接如图详细连接如图7-97-9所示。所示。图图7-9S3C2440A微处理器和微处理器和1个个16位的位的SRAM芯片连接芯片连接（2 2）S3C2440AS3C2440A微处理器和微处理器和2 2个个1616位的位的SRAMSRAM芯片连接。用两个芯片连接。用两个1616位的位的SRAMSRAM芯片构成芯片构成3232位的存储器。该芯片为位的存储器。该芯片为64K64K1616位，即地址线为位，即地址线为1616位，数据线为位，数据线为3232位，控制信号线为位，控制信号线为5 5位，详细连接如图位，详细连接如图7-107-10所示。所
43、示。图图7-10S3C2440A微处理器和微处理器和2个个16位的位的SRAM芯片连接芯片连接6 6SDRAMSDRAM存储器端口实例存储器端口实例（1 1）S3C2440AS3C2440A微处理器和微处理器和1 1个个1616位的位的SDRAMSDRAM芯片连接。该芯片连接。该SDRAMSDRAM芯芯片为片为4M4M16164BANK4BANK，即，即32MByte32MByte，图，图7-117-11所示为所示为S3C2440AS3C2440A微处理微处理器手册提供的连线图。器手册提供的连线图。图图7-11S3C2440A微处理器手册提供的微处理器手册提供的SDRAM（4M164BANKS
44、）芯片连线图）芯片连线图（2 2）S3C2440AS3C2440A微处理器和微处理器和2 2个个1616位的位的SDRAMSDRAM芯片连接。将芯片连接。将2 2个个1616位位的的SDRAMSDRAM芯片拼成芯片拼成3232位的存储器，这时的连接如图位的存储器，这时的连接如图7-127-12所示。所示。图图7-12S3C2440A微处理器和微处理器和2个个16位的位的SDRAM芯片连线图芯片连线图7.1.57.1.5S3C2440AS3C2440A微处理器存储器控制器寄存器微处理器存储器控制器寄存器1 1总线宽度总线宽度/等待控制器寄存器（等待控制器寄存器（BWSCONBWSCON）总线宽度
45、总线宽度/等待控制器寄存器的地址描述如表等待控制器寄存器的地址描述如表7-97-9所示。所示。寄存器寄存器地址地址R/WR/W描述描述初始值初始值BWSCONBWSCON0X480000000X48000000R/WR/W总线宽度和等待状态控制器寄存器总线宽度和等待状态控制器寄存器0X000000000X00000000表表7-9总线宽度总线宽度/等待控制器寄存器的地址描述等待控制器寄存器的地址描述 总线宽度总线宽度/等待控制器寄存器各位的描述如表等待控制器寄存器各位的描述如表7-107-10所示。所示。BWSCONBWSCON位位描述描述初始值初始值ST7ST73131决定决定SRAMSRA
46、M映射在映射在BANK7BANK7时是否使用时是否使用UB/LB0UB/LB0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nWBE3:0nWBE3:0）1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBE3:0nBE3:0）0 0WS7WS73030决定决定BANK7BANK7中的中的SRAMSRAM存储器的等待状态存储器的等待状态0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW7DW729:2829:28决定决定BANK7BANK7数据总线宽度数据总线宽度0000：8 8位；位；0101
47、：1616位；位；1010：3232位；位；1111：保留：保留0 0ST6ST62727决定决定SRAMSRAM映射在映射在BANK6BANK6时是否使用时是否使用UB/LB0UB/LB0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nWBE3:0nWBE3:0）1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBE3:0nBE3:0）0 0WS6WS62626决定决定BANK6BANK6中的中的SRAMSRAM存储器的等待状态存储器的等待状态0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW
48、6DW625:2425:24决定决定BANK6BANK6数据总线宽度数据总线宽度0000：8 8位；位；0101：1616位；位；1010：3232位；位；1111：保留：保留0 0ST5ST52323决定决定SRAMSRAM映射在映射在BANK5BANK5时是否使用时是否使用UB/LB0UB/LB0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nWBE3:0nWBE3:0）1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBE3:0nBE3:0）0 0WS5WS52222决定决定BANK5BANK5中的中的S
49、RAMSRAM存储器的等待状态存储器的等待状态0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW5DW521:2021:20决定决定BANK5BANK5数据总线宽度数据总线宽度0000：8 8位；位；0101：1616位；位；1010：3232位；位；1111：保留：保留0 0ST4ST41919决定决定SRAMSRAM映射在映射在BANK4BANK4时是否使用时是否使用UB/LB0UB/LB0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nWBE3:0nWBE3:0）1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11P
50、IN14:11对应对应nBE3:0nBE3:0）0 0WS4WS41818决定决定BANK4BANK4中的中的SRAMSRAM存储器的等待状态存储器的等待状态0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0表表7-10总线宽度总线宽度/等待控制器寄存器各位的描述等待控制器寄存器各位的描述BWSCONBWSCON位位描述描述初始值初始值DW4DW417:1617:16决定决定BANK4BANK4数据总线宽度数据总线宽度0000：8 8位；位；0101：1616位；位；1010：3232位；位；1111：保留：保留0 0ST3ST31515决定决定SRAMSRAM映射在映射在BANK
