1、集成电路器件工艺2图4.1 几种IC工艺速度功耗区位图第1页/共59页34.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4 BiCMOS工艺第2页/共59页44.1.1 双极性硅工艺 早期的双极性硅工艺：NPN三极管p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-Isolationpn-Isolation图4.2123第3页/共59页5 先进的双极性硅工艺：NPN三极管图4.21.425678第4页/共59页6 GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2HBT工艺LmLswo
2、gRIV 第5页/共59页7AlGaAs/GaAs基异质结双极性晶体管(a)(b)图4.3 GaAs HBT的剖面图(a)和能带结构(b)第6页/共59页8 GaAs 基 HBT InP 基 HBT Si/SiGe的HBT第7页/共59页94.2MESFET和HEMT工艺 GaAs工艺：MESFET图4.4 GaAs MESFET的基本器件结构n引言欧姆欧姆欧姆欧姆肖特基肖特基金锗合金金锗合金第8页/共59页10MESFET 增强型和耗尽型 减小栅长 提高导电能力第9页/共59页11 GaAs工艺：HEMT图4.5 简单HEMT的层结构n 栅长的减小大量的可高速迁移的电子大量的可高速迁移的电子
3、第10页/共59页12n GaAs工艺：HEMT工艺的三明治结构图4.6 DPD-QW-HEMT的层结构第11页/共59页13Main Parameters of the 0.3 m mm Gate Length HEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5 V-0.7 VIdsmax200 mA/mm(Vgs=0.8 V)180 mA/mm(Vgs=0 V)Gm500 mS/mm400 mS/mmRs0.6 Wmm0.6 Wmm f T45 GHz40 GHz表 4.2:0.3 mm 栅长HEMT的典型参数值第12页/共59页14不同材料系统的研究 G
4、aAs InP SiGe第13页/共59页15与Si三极管相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小 阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。第14页/共59页164.3 MOS工艺和相关的VLSI工艺第15页/共59页17图4.7 MOS工艺的分类第16页/共59页18认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+线宽(Linewidth),特征尺寸(Feat
5、ure Size)指什么？第17页/共59页19MOS工艺的特征尺寸(Feature Size)特征尺寸:最小线宽最小栅长图 4.8第18页/共59页204.3.1 PMOS工艺早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。图 4.9第19页/共59页21铝栅PMOS工艺特点：l 铝栅，栅长为20mm。l N型衬底，p沟道。l 氧化层厚1500。l 电源电压为-12V。l 速度低，最小门延迟约为80100ns。l 集成度低，只能制作寄存器等中规模集成电路。第20页/共59页22Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一
6、样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。第21页/共59页23Al栅MOS工艺的栅极位错问题图 4.10第22页/共59页24铝栅重叠设计 栅极做得长，同S、D重叠一部分图 4.11第23页/共59页25铝栅重叠设计的缺点l CGS、CGD都增大了。l 加长了栅极，增大了管子尺寸，集成度降低。第24页/共59页26克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术
7、。第25页/共59页27自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。第26页/共59页28标准硅栅PMOS工艺图 4.12第27页/共59页29硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提高了速度。l 无需重叠设计，减小了栅极
8、尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。l 增加了电路的可靠性。第28页/共59页304.3.2 NMOS工艺 由于电子的迁移率me大于空穴的迁移率mh，即有me2.5mh,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。第29页/共59页31了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:l CMOS工艺是在PMOS和NMOS工艺的
9、基础上发展起来的.l 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.l NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计.l GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.第30页/共59页32增强型和耗尽性MOSFET(Enhancement mode and depletion mode MOSFET)FET（Field Effect Transisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/D第31页/共59页33E-/D-NMOS和E-PMO
10、S的电路符号NMOSEnhancementPMOSEnhancementNMOSDepletion图 4.13第32页/共59页34E-NMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)图4.14 E-NMOS的结构示意图第33页/共59页35D-NMOS的结构示意图(耗尽型 VD=0V,Vgs=Vsb=0V)图4.14 D-NMOS的结构示意图第34页/共59页36E-PMOS的结构示意图(增强型 VD=0V,Vgs=Vsb=0V)图4.14 E-PMOS的结构示意图第35页/共59页37 工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿
11、导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图第36页/共59页38E-NMOS工作原理图VgsVt，Vds=0VVgsVt，VdsVt，VdsVgs-Vt图4.15 不同电压情况下E-NMOS的沟道变化第37页/共59页39NMOS工艺流程图4.16 NMOS工艺的基本流程第38页/共59页40表4.3 NMOS的掩膜和典型工艺流程Mask确定对象工艺流程出发点P型掺杂硅晶圆(=75-200mm)，生长1mm厚氧化层,涂感光胶(Photoresist)1有源区紫外曝光使透光处光胶聚合,去除未聚合处(有源区)光胶,
12、刻蚀(eching)氧化层,薄氧化层(thinox)形成,沉淀多晶硅层,涂感光胶2离子注入区曝光,除未聚合光胶,耗尽型 NMOS 有源区离子注入,沉淀多晶硅层,涂感光胶3多晶硅线条图形曝光,除未聚合光胶,多晶硅刻蚀,去除无多晶硅覆盖的薄氧化层，以多晶硅为掩膜进行 n 扩散，漏源区相对于栅结构自对准，再生长厚氧化层,涂感光胶4接触孔窗口(Contacts cut)曝光,除未聚合光胶,接触孔刻蚀,淀积金属层,涂感光胶5金属层线条图形曝光,除未聚合光胶,金属层刻蚀,钝化玻璃层形成,涂感光胶6焊盘窗口(Bonding pads)曝光,除未聚合光胶,钝化玻璃层刻蚀第39页/共59页41图4.17 NMO
13、S反相器电路图和芯片剖面示意图SDDS第40页/共59页424.3.3 CMOS工艺 进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性 阱/金属层数/特征尺寸第41页/共59页431 Poly-,P阱CMOS工艺流程图4.18第42页/共59页44典型1P2M n阱CMOS工艺主要步骤形成 n 阱区确定 nMOS 和 pMOS 有源区场和栅氧化（thinox）形成多晶硅并刻蚀成图案p+扩散n+扩散刻蚀接触孔沉积第一金属层并刻蚀成图案沉积第二金属层
14、并刻蚀成图案形成钝化玻璃并刻蚀焊盘第43页/共59页45图4.18 P阱CMOS芯片剖面示意图第44页/共59页46图4.19 N阱CMOS芯片剖面示意图第45页/共59页47图4.20 双阱CMOS工艺（1）（2）（3）（4）P阱注入阱注入N阱注入阱注入衬底准备衬底准备光刻光刻P阱阱去光刻胶去光刻胶,生长生长SiO2第46页/共59页48（5）（6）（7）（8）生长生长Si3N4有源区有源区场区注入场区注入形成厚氧形成厚氧多晶硅淀积多晶硅淀积第47页/共59页49（9）（10）（11）（12）N+注入注入P+注入注入表面生长表面生长SiO2薄膜薄膜接触孔光刻第48页/共59页50（13）淀积
15、铝形成铝连线第49页/共59页51CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4 BiCMOS工艺第50页/共59页52 BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMO
16、S器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。第51页/共59页53BiCMOS工艺下NPN晶体管的俯视图和剖面图第52页/共59页54A.以P阱CMOS工艺为基础的BiCMOS工艺 图4.21 P阱CMOS-NPN结构剖面图 缺点:基区厚度太,使得电流增益变小第53页/共59页55B.以N阱CMOS工艺为基础的BiCMOS工艺 图4.22 N阱CMOS-NPN体硅衬底结构剖面图优缺点:基区厚度变薄,但是集电极串联电阻还是很大第54页/共59页56图4.23 N阱CMOS-NPN外延衬底结构剖面图 改进：N阱下设置N+隐埋层,并P型外延衬底,目的目的：减小集电极串联电阻，提高抗闩锁性能第55页/共59页57C.以双极性工艺为基础的BiCMOS工艺 第56页/共59页58图4.24 P阱BiCMOS横向横向纵向纵向外延外延埋层埋层高压高压大电大电流流第57页/共59页59 图4.25 以双极工艺为基础的双埋层双阱Bi-CMOS工艺的器件结构剖面图掩埋层掩埋层掩埋层掩埋层改进:可提高CMOS器件的性能第58页/共59页60感谢您的观看！第59页/共59页
