1、1科技定位未来，服务成就梦想科技定位未来，服务成就梦想电磁兼容性设计电磁兼容性设计李卫兵李卫兵2课程内容课程内容*1 电磁兼容概述电磁兼容概述2 电磁兼容性设计电磁兼容性设计3.印制电路板印制电路板PCB设计设计4.接地和搭接技术接地和搭接技术5.屏蔽技术应用屏蔽技术应用6.滤波技术应用滤波技术应用7.设备内部布置设备内部布置8.车载终端常用电磁兼容测试项目车载终端常用电磁兼容测试项目 31电磁兼容概述电磁兼容概述*1.1 电磁兼容的定义国家标准国家标准 GB/T 4365-2003GB/T 4365-2003电工术语电工术语 电磁兼容电磁兼容：“设备或系统在其电磁环境中能正常工作且不对该环境
2、中设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。任何事物构成不能承受的电磁骚扰的能力。”4 1.2 电磁干扰及其危害电磁干扰及其危害*在电磁环境中，电磁干扰造成的危害是各种各样的，可能从最简单在电磁环境中，电磁干扰造成的危害是各种各样的，可能从最简单的令人烦恼的现象直到严重的灾难。的令人烦恼的现象直到严重的灾难。一些电磁干扰可能造成的危害：一些电磁干扰可能造成的危害：5 干扰电视的收看、广播收音机的收听。干扰电视的收看、广播收音机的收听。在数字系统与数据传输过程中数据的丢失。在数字系统与数据传输过程中数据的丢失。在设备、分系统或系统级正常工作的破坏。在设
3、备、分系统或系统级正常工作的破坏。医疗电子设备（例如医疗监护仪、心电起搏器等）的工作失常。医疗电子设备（例如医疗监护仪、心电起搏器等）的工作失常。自动化微处理器控制系统（例如：汽车的刹车系统、防撞气囊保自动化微处理器控制系统（例如：汽车的刹车系统、防撞气囊保护系统）的工作失控。护系统）的工作失控。导航系统的工作失常。导航系统的工作失常。起爆装置的无意爆炸。起爆装置的无意爆炸。工业过程控制功能（例如：石油或化工）的失效。工业过程控制功能（例如：石油或化工）的失效。除此之外，强电场还会对生物体造成影响。除此之外，强电场还会对生物体造成影响。由此可见，电磁环境的恶化，会导致多方面的后果。由此可见，电
4、磁环境的恶化，会导致多方面的后果。开展电磁兼容研究，加强电磁兼容管理，降低电磁骚扰，避免电磁开展电磁兼容研究，加强电磁兼容管理，降低电磁骚扰，避免电磁干扰，是当务之急。干扰，是当务之急。电磁干扰及其危害电磁干扰及其危害*6电磁兼容概念及理论基础电磁兼容概念及理论基础*1.3 电磁干扰形成的三要素电磁干扰形成的三要素*形成电磁干扰必然具备三个基本要素形成电磁干扰必然具备三个基本要素:电磁骚扰源，电磁骚扰源，耦合途径或传播通道，耦合途径或传播通道，敏感设备。敏感设备。电磁兼容设计即是从这三个基本要素出发。电磁兼容设计即是从这三个基本要素出发。7 1.3.1 电磁骚扰源电磁骚扰源*电磁骚扰源包括自然
5、骚扰源和人为骚扰源。电磁骚扰源包括自然骚扰源和人为骚扰源。自然骚扰源包括：自然骚扰源包括：来自银河系的电磁噪声；来自太阳系的电磁骚扰；来自银河系的电磁噪声；来自太阳系的电磁骚扰；来自大气层的电磁骚扰；热噪声。来自大气层的电磁骚扰；热噪声。人为骚扰源包括：人为骚扰源包括：工科医（射频）设备；高压电力系统与电力电子工科医（射频）设备；高压电力系统与电力电子系统；电牵引系统；内燃机点火系统；声音和系统；电牵引系统；内燃机点火系统；声音和广播电视接收机；家用电器、电动工具与电气照明；广播电视接收机；家用电器、电动工具与电气照明；信息技术设备；静电放电；核电磁脉冲；通信息技术设备；静电放电；核电磁脉冲；
6、通讯、广播、定位等大功率设备讯、广播、定位等大功率设备。8*91.3.2 电磁骚扰敏感设备电磁骚扰敏感设备*n 所有的低压小信号的设备都是电磁骚扰的敏感设备。所有的低压小信号的设备都是电磁骚扰的敏感设备。n 电磁骚扰以辐射和传导方式侵害敏感设备的。电磁骚扰以辐射和传导方式侵害敏感设备的。n 端口就如传输的端口就如传输的“界面界面”，通过这些端口，电磁骚扰进，通过这些端口，电磁骚扰进入（或出自）被考虑的设备。入（或出自）被考虑的设备。n 骚扰现象的性质和骚扰程度与端口的类型有关。骚扰现象的性质和骚扰程度与端口的类型有关。10*111.3.3 电磁骚扰的传播途径电磁骚扰的传播途径*n电磁骚扰的传播
7、途径包括传导耦合和辐射耦合。电磁骚扰的传播途径包括传导耦合和辐射耦合。n传导耦合包括互传导耦合和导线间的感性与容性耦合。传导耦合包括互传导耦合和导线间的感性与容性耦合。n辐射耦合包括近场耦合和远场耦合。辐射耦合包括近场耦合和远场耦合。12n 传导耦合必须在骚扰源和敏感设之间有完整的电路连接，骚扰信号传导耦合必须在骚扰源和敏感设之间有完整的电路连接，骚扰信号沿着这个连接电路传递到敏感设备，发生干扰现象。沿着这个连接电路传递到敏感设备，发生干扰现象。n 这个传输电路可包括：导线、设备的导电部件、供电电源、公共阻这个传输电路可包括：导线、设备的导电部件、供电电源、公共阻抗、接地平面、电阻、电感、电容
8、、和互感元件等。抗、接地平面、电阻、电感、电容、和互感元件等。n 辐射耦合是通过介质以辐射电磁波形式传播，骚扰能量按电磁波的辐射耦合是通过介质以辐射电磁波形式传播，骚扰能量按电磁波的规律向周围空间发射。规律向周围空间发射。n 常见的辐射耦合有三种：常见的辐射耦合有三种：骚扰源天线发射的电磁波被敏感设备天线意外接收，称为天线对天骚扰源天线发射的电磁波被敏感设备天线意外接收，称为天线对天线耦合线耦合空间电磁场经导线感应而耦合，称为场对线的耦合空间电磁场经导线感应而耦合，称为场对线的耦合两根平行导线之间的高频信号感应，称为线对线感应耦合两根平行导线之间的高频信号感应，称为线对线感应耦合*13 2.电
9、磁兼容性设计电磁兼容性设计*关键元器关键元器件的选择件的选择产品设计流程产品设计流程产品电磁兼容设计流程框图产品电磁兼容设计流程框图电路的选电路的选择和设计择和设计印制电路印制电路板的设计板的设计接地和接地和搭接设计搭接设计屏蔽技术屏蔽技术应用应用滤波技术滤波技术应用应用时钟电路时钟电路的设计的设计产品产品/设备设备内部布置内部布置导线的分导线的分类和敷设类和敷设板级电磁兼容设计板级电磁兼容设计整机电磁兼容设计整机电磁兼容设计系统电磁兼容设计系统电磁兼容设计设计时请设计时请注意先后注意先后次序次序142.1 单元电路设计单元电路设计*放大电路设计放大电路设计 电源电路设计电源电路设计 A/D、
10、D/A电路设计电路设计 IC的线路设计的线路设计 RAM电路设计电路设计 单元电路单元电路设计设计一般屏蔽盒设计一般屏蔽盒设计 扩展频谱时钟技术扩展频谱时钟技术 152.1.1 放大电路设计放大电路设计n对于单级放大电路设计，其接地点一般选择为放大器输出一方，对于单级放大电路设计，其接地点一般选择为放大器输出一方，而使信号源与地隔离。这样可使负载免受地电位差的影响，从而使信号源与地隔离。这样可使负载免受地电位差的影响，从而抑制了噪声干扰。而抑制了噪声干扰。n此外，对于单级放大电路，应单点接地。此外，对于单级放大电路，应单点接地。n而一般电子设备低电平级电路是易受干扰电路，多级电路应采而一般电子
11、设备低电平级电路是易受干扰电路，多级电路应采用串联式单点接地，其接地点选择在低电平级电路的输入端，用串联式单点接地，其接地点选择在低电平级电路的输入端，以便电路受地电位差的干扰最小。以便电路受地电位差的干扰最小。*162.1.2 RAM电路设计：电路设计：n对于数字电路中的对于数字电路中的RAM电路，其地址总线和数据驱动器尽电路，其地址总线和数据驱动器尽可能靠近存储器，以防止线长引入电感，造成因延迟引起可能靠近存储器，以防止线长引入电感，造成因延迟引起的误动作。的误动作。n由于高温会加速由于高温会加速RAM结点的漏电，所以不能使器件过热，结点的漏电，所以不能使器件过热，布局时应留有散热空间或采
12、用散热措施。布局时应留有散热空间或采用散热措施。*172.1.3 A/D、D/A电路设计：电路设计：n由于由于A/D、D/A器件易受干扰，所以须单独布置元器件。器件易受干扰，所以须单独布置元器件。n由于器件本身同时存在模拟电路和数字电路，故电源与地由于器件本身同时存在模拟电路和数字电路，故电源与地应做到模拟与数字相分离。应做到模拟与数字相分离。n而且这类器件电源与其他供电电路应采用滤波器隔离技术而且这类器件电源与其他供电电路应采用滤波器隔离技术以减少其它电路的干扰。以减少其它电路的干扰。n同时可以选用光电耦合器提高器件抗干扰能力，减少传输同时可以选用光电耦合器提高器件抗干扰能力，减少传输损耗及
13、干扰。损耗及干扰。n可以将转换器直接做到传感器上，以减少线路干扰。可以将转换器直接做到传感器上，以减少线路干扰。*182.1.4 电源电路设计：电源电路设计：n 电源是重要的系统内部噪声源，同时也是外部噪声较易侵入的部件。电源是重要的系统内部噪声源，同时也是外部噪声较易侵入的部件。n 系统内部噪声或系统外部噪声可以通过电源传导，干扰内部其他设系统内部噪声或系统外部噪声可以通过电源传导，干扰内部其他设备；备；n 一个系统产生的噪声也可以通过电源传导干扰外部其他系统。一个系统产生的噪声也可以通过电源传导干扰外部其他系统。n 抑制传导干扰的方法主要是滤波。这样不仅防止电网干扰进入系统抑制传导干扰的方
14、法主要是滤波。这样不仅防止电网干扰进入系统内部，也防止系统本身产生的干扰进入电网。内部，也防止系统本身产生的干扰进入电网。n 对于多级电源，可以采用浮地将中间各级加以隔离，以提高抗耦合对于多级电源，可以采用浮地将中间各级加以隔离，以提高抗耦合干扰能力。干扰能力。n 同时由于电源相对系统来说是大电流、高电压、低频率的部件，容同时由于电源相对系统来说是大电流、高电压、低频率的部件，容易引起电磁场辐射干扰；此外对于电源变压器、铁氧体磁芯等，也易引起电磁场辐射干扰；此外对于电源变压器、铁氧体磁芯等，也容易发生漏磁，引起磁场干扰。抑制电磁场干扰最有效的方法就是容易发生漏磁，引起磁场干扰。抑制电磁场干扰最
15、有效的方法就是电磁屏蔽。电磁屏蔽。n 铁质材料的外壳是电源电路有效的电磁屏蔽体。铁质材料的外壳是电源电路有效的电磁屏蔽体。n 当磁场泄漏可以忽略时，铜、铝屏蔽罩也是极佳的屏蔽材料。当磁场泄漏可以忽略时，铜、铝屏蔽罩也是极佳的屏蔽材料。*192.1.5 集成电路的线路设计：集成电路的线路设计：n 现代数字集成电路（现代数字集成电路（IC）在高速开关的情况下需要电源提供大的瞬时功）在高速开关的情况下需要电源提供大的瞬时功率，因此必须加去耦电容以满足瞬时功率要求。率，因此必须加去耦电容以满足瞬时功率要求。n IC路有多种封装结构，引脚越短，电磁干扰问题越小。路有多种封装结构，引脚越短，电磁干扰问题越
16、小。IC应首选表贴器应首选表贴器件，甚至直接在件，甚至直接在PCB板上安装裸片。板上安装裸片。n IC的引脚排列也会影响电磁兼容性能。因此的引脚排列也会影响电磁兼容性能。因此IC的的VCC与与GND之间的距离越之间的距离越近，去耦电容越有效。近，去耦电容越有效。n 无论是集成电路、无论是集成电路、PCB板还是整个系统，大部分噪声都与时钟频率及其板还是整个系统，大部分噪声都与时钟频率及其高次谐波有关。高次谐波有关。n 合理的地线、适当的去耦电容和旁路电容能减小时钟辐射。合理的地线、适当的去耦电容和旁路电容能减小时钟辐射。n 用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。用于时钟分配
17、的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。n TTL和和CMOS器件混合逻辑电路会产生时钟、有用信号和电源的谐波，因器件混合逻辑电路会产生时钟、有用信号和电源的谐波，因此，最好使用同系列的逻辑器件。此，最好使用同系列的逻辑器件。n 由于由于CMOS器件的门限宽，为设计者优选器件。器件的门限宽，为设计者优选器件。n 需要特别注意的是，未使用的需要特别注意的是，未使用的CMOS输入引脚应该接地线或电源。否则输入引脚应该接地线或电源。否则极易造成电路出错。极易造成电路出错。*202.1.6 一般屏蔽盒设计：一般屏蔽盒设计：n 对于高频电路，辐射是其主要的干扰途径，所以在设计时，通常加对于高频电
18、路，辐射是其主要的干扰途径，所以在设计时，通常加屏蔽盒进行屏蔽，抑制干扰传播。屏蔽盒进行屏蔽，抑制干扰传播。n 屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔，这屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔，这样屏蔽腔体不存在接缝，各处密度相同，屏蔽效能最佳。因此普遍样屏蔽腔体不存在接缝，各处密度相同，屏蔽效能最佳。因此普遍应用于高频特别是微波频段的电路屏蔽。应用于高频特别是微波频段的电路屏蔽。n 对频率较低且屏蔽要求不太高的屏蔽盒，可以采用金属型材围框成对频率较低且屏蔽要求不太高的屏蔽盒，可以采用金属型材围框成型。另外，还有采用金属板材拼接、螺装成型。这几种结构加工简型。另
19、外，还有采用金属板材拼接、螺装成型。这几种结构加工简单，成本低。单，成本低。n 此外，电路板上关键元器件需要屏蔽时，可用薄钢板围成框架或小此外，电路板上关键元器件需要屏蔽时，可用薄钢板围成框架或小屏蔽罩直接固定在电路板上进行屏蔽。屏蔽罩直接固定在电路板上进行屏蔽。n 由于安装面由于安装面(屏蔽盖屏蔽盖)的缝隙，会造成电磁骚扰泄露。可采用增加缝隙的缝隙，会造成电磁骚扰泄露。可采用增加缝隙深度或增加装配面处构件强度的方法。深度或增加装配面处构件强度的方法。n 对于屏蔽要求较高的设备，可以采用双层屏蔽盖方式。对于屏蔽要求较高的设备，可以采用双层屏蔽盖方式。*212.2 模拟电路设计模拟电路设计n 大
20、多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对大多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对射频干扰十分敏感。射频干扰十分敏感。n 为了防止解调，模拟电路的反馈回路需在宽频带范围内处于线性及稳定为了防止解调，模拟电路的反馈回路需在宽频带范围内处于线性及稳定状态。同时需要对容性负载进行缓冲。状态。同时需要对容性负载进行缓冲。n 获得一稳定且线性的电路后，其所有连线可能还需滤波，且只能使用无获得一稳定且线性的电路后，其所有连线可能还需滤波，且只能使用无源滤波器（最好是源滤波器（最好是RC型）。型）。n 应避免采用输入、输出阻抗高的电路。应避免采用输入、输出阻抗高的电路
21、。n 比较器必须具有迟滞特性（正反馈），以防因干扰产生误动作，还可防比较器必须具有迟滞特性（正反馈），以防因干扰产生误动作，还可防止靠近切换点处的振荡。止靠近切换点处的振荡。n 不要使用比实际需要快得多的输出转换比较器，保持不要使用比实际需要快得多的输出转换比较器，保持dV/dt在较低状态。在较低状态。n 有些模拟集成电路内的电路对辐射干扰极为敏感，这时可用小金属壳将有些模拟集成电路内的电路对辐射干扰极为敏感，这时可用小金属壳将其屏蔽起来，并将屏蔽盒焊接到其屏蔽起来，并将屏蔽盒焊接到PCB地线面上。地线面上。n 模拟器件也需要为电源提供高质量的射频旁路和低频旁路。模拟器件也需要为电源提供高质量
22、的射频旁路和低频旁路。n 对每个运放、比较器或数据转换器的每个模拟电源引脚的对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或或LC滤波滤波都是必要的。都是必要的。n 对模拟电路而言，模拟本振和对模拟电路而言，模拟本振和IF频率一般都有较大的泄漏，所以需要着频率一般都有较大的泄漏，所以需要着重屏蔽和滤波。重屏蔽和滤波。*222.3 逻辑电路设计逻辑电路设计n对高频数字电路布局时应作到有关的逻辑元件应相互靠近，易产对高频数字电路布局时应作到有关的逻辑元件应相互靠近，易产生干扰的器件生干扰的器件(如时钟发生器如时钟发生器)或发热器件应远离其他集成电路。或发热器件应远离其他集成电路。n由于高频
23、数字信号正负电平转换时间短、转换电流大，往往会产由于高频数字信号正负电平转换时间短、转换电流大，往往会产生尖脉冲，通过电源线给系统带来致命的干扰。这样需要在每一生尖脉冲，通过电源线给系统带来致命的干扰。这样需要在每一个器件的电源输入端就近并上一个小电容来旁路尖峰干扰。个器件的电源输入端就近并上一个小电容来旁路尖峰干扰。n接口缓冲电路可以防止由于击穿造成的关键器件的损坏。接口缓冲电路可以防止由于击穿造成的关键器件的损坏。n将多余端口接地或通过电阻接电源可以防止端口感应造成的干扰。将多余端口接地或通过电阻接电源可以防止端口感应造成的干扰。n并联电容或涂静电防护漆可以防止端口的静电感应及静电电荷积并
24、联电容或涂静电防护漆可以防止端口的静电感应及静电电荷积累放电干扰。累放电干扰。n有些数字有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。地线而取得屏蔽效果。*23防止逻辑电路产生电磁兼容问题的主要措施如下：防止逻辑电路产生电磁兼容问题的主要措施如下：对输入和按键采用电平检测（而非边沿检测）对输入和按键采用电平检测（而非边沿检测）使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限）使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限）在在PCB板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使用软板上，允许对信号边
25、沿速度或带宽进行控制（例如，在驱动端使用软铁氧体磁珠或串联电阻）铁氧体磁珠或串联电阻）降低负载电容，以使靠近输出端的集电极开路驱动器而便于上拉，电阻值降低负载电容，以使靠近输出端的集电极开路驱动器而便于上拉，电阻值尽量大尽量大处理器散热片与芯片之间经导热材料隔离，并在处理器周围多点射频接地处理器散热片与芯片之间经导热材料隔离，并在处理器周围多点射频接地电源的高质量射频旁路（解耦）在每个电源管脚都是重要的电源的高质量射频旁路（解耦）在每个电源管脚都是重要的高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力需要一只高质量的需
26、要一只高质量的“看门狗看门狗”决不能在决不能在“看门狗看门狗”或电源监视电路上使用可编程器件或电源监视电路上使用可编程器件电源监视电路及电源监视电路及“看门狗看门狗”也需适当的电路和软件技术，以使它们可以适也需适当的电路和软件技术，以使它们可以适应大多数的不测情况应大多数的不测情况当逻辑信号沿的上升当逻辑信号沿的上升/下降时间比信号在下降时间比信号在PCB走线中传输一个来回的时间短走线中传输一个来回的时间短时，应采用传输线技术时，应采用传输线技术*24n在逻辑电路中，数字信号的传输线的处理也相当重要。在逻辑电路中，数字信号的传输线的处理也相当重要。n当电路在高速运行时，在源和目的间的阻抗匹配非
27、常重要。当电路在高速运行时，在源和目的间的阻抗匹配非常重要。n否则过量的射频能量将会引起电磁兼容性问题。否则过量的射频能量将会引起电磁兼容性问题。n信号端接（匹配）不但能减少在源和目的之间的信号反馈和振铃，信号端接（匹配）不但能减少在源和目的之间的信号反馈和振铃，而且也能减缓信号边沿的快速上升和下降。而且也能减缓信号边沿的快速上升和下降。n时钟电路通常是最主要的射频发射源，应作好元件的布局，从而时钟电路通常是最主要的射频发射源，应作好元件的布局，从而使时钟走线最短，同时保证时钟线在使时钟走线最短，同时保证时钟线在PCB的一面但不通过过孔。的一面但不通过过孔。n当一个时钟必须经过一段长长的路径到
28、达许多负载时，可在负载当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很多了。多了。n长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形即可。的时钟缓冲器加以整形即可。*252.4 微控制器电路设计微控制器电路设计n微控制器（微控制器（MCU）是逻辑电路的核心，也是逻辑电路中产生）是逻辑电路的核心，也是逻辑电路中产生电磁兼容问题的核心和关键。电磁兼容问题的核心和关键。n时下许多时下许多IC制造业者
29、不断地减小微控制器的尺寸会使晶体管制造业者不断地减小微控制器的尺寸会使晶体管开关速度更快，从而使时钟频率的谐波分量变大。这样就会开关速度更快，从而使时钟频率的谐波分量变大。这样就会造成最初时电路中的造成最初时电路中的MCU是正常的，但以后在产品生产周期是正常的，但以后在产品生产周期中的某个时间就可能出现中的某个时间就可能出现EMC有问题。有问题。nMCU通常有片上振荡电路，它外接单独的晶振或谐振器即可通常有片上振荡电路，它外接单独的晶振或谐振器即可工作。工作。n时钟频率选择应选择保障系统正常工作的最低时钟频率。时钟频率选择应选择保障系统正常工作的最低时钟频率。n时钟振荡器应最接近时钟振荡器应最
30、接近MCU的时钟引脚，以减小时钟的干扰。的时钟引脚，以减小时钟的干扰。*262.4.1 I/O口引脚口引脚:n 对于大多数对于大多数MCU，引脚通常都是高阻输入或混合输入，引脚通常都是高阻输入或混合输入/输出。需要有输出。需要有电阻（或电阻（或10k）连接每个引脚到地或者到供电电平，以便确保一个）连接每个引脚到地或者到供电电平，以便确保一个可知的逻辑状态。可知的逻辑状态。2.4.2 IRQ口引脚：口引脚：n IRQ是是MCU元件中最敏感的引脚之一。确保与中断请求引脚的任何连元件中最敏感的引脚之一。确保与中断请求引脚的任何连线都有瞬时静电放电保护是非常重要的。在线都有瞬时静电放电保护是非常重要的
31、。在IRQ连线上有双向二极管、连线上有双向二极管、TVS或金属氧化变阻器端接通常就足够了。即便是对价格很敏感的应或金属氧化变阻器端接通常就足够了。即便是对价格很敏感的应用，用，IRQ线上的电阻端接也同样不可缺少。线上的电阻端接也同样不可缺少。2.4.3 复位引脚：复位引脚：n 不恰当的复位将导致不恰当的复位将导致MCU工作的紊乱，复位电路不允许受到干扰，工作的紊乱，复位电路不允许受到干扰，独立的复位控制芯片或低阻抗的复位电阻加上大容量低泄漏，高频独立的复位控制芯片或低阻抗的复位电阻加上大容量低泄漏，高频反应性能好的陶瓷电容复位电路是较好的选择。反应性能好的陶瓷电容复位电路是较好的选择。*273
32、.印制电路板（印制电路板（PCB）的设计）的设计*PCB布局布局 模模-数混合数混合PCB的设计的设计 PCB板的板的地线设计地线设计 PCB设计设计一般规则一般规则 PCB布线布线 PCB板板的设计的设计PCB布局规则布局规则 PCB布线规则布线规则 PCB设计时设计时的电路措施的电路措施 283 印制电路板（印制电路板（PCB）的设计）的设计n印制电路板（印制电路板（PCB）是电子产品中电路元件和器件的支撑件。）是电子产品中电路元件和器件的支撑件。随着电于技术的飞速发展，随着电于技术的飞速发展，PCB的密度越来越高。的密度越来越高。PCB设计的设计的好坏对电路的干扰及抗干扰能力影响也越大。
33、一般来说，在好坏对电路的干扰及抗干扰能力影响也越大。一般来说，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费布线中增强电磁兼容性不会给产品的最终完成带来附加费用。用。n有一点需要注意，有一点需要注意，PCB布线没有严格的规定，大多数布线没有严格的规定，大多数PCB布线布线受限于板子的大小和铜板的层数，设计的好坏主要依赖于布线受限于板子的大小和铜板的层数，设计的好坏主要依赖于布线工程师的经验。工程师的经验。n一个拙劣的一个拙劣的PCB布线能导致更多的电磁兼容问题，即使加上滤布线能导致更多的电磁兼容问题，即使加上滤波器和元器件也不能解决这些问题，到最后，不得不对整个板波器和元器件也不能
34、解决这些问题，到最后，不得不对整个板子重新布线。因此，在开始时养成良好的子重新布线。因此，在开始时养成良好的PCB布线习惯是最经布线习惯是最经济的办法。济的办法。*293.1 PCB布局布局n 首先，要考虑首先，要考虑PCB尺寸大小。尺寸大小。n PCB尺寸过大时，印制线条长，抗噪声能力下降；过小，则邻近线条易受尺寸过大时，印制线条长，抗噪声能力下降；过小，则邻近线条易受干扰。干扰。n 在确定在确定PCB尺寸后再确定特殊元件的位置。尺寸后再确定特殊元件的位置。n 最后，根据电路的功能单元，对电路的全部元器件进行布局。最后，根据电路的功能单元，对电路的全部元器件进行布局。n 所以在元件布局时，应
35、该将数字电路、所以在元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将模拟电路以及电源电路分别放置，将 高频电路与低频电路分开。高频电路与低频电路分开。n 此外，布局中还应特别注意强、弱信此外，布局中还应特别注意强、弱信 号的器件分布及信号传输方向途径等号的器件分布及信号传输方向途径等 问题。问题。n 在印制板布置高速、中速和低速逻辑在印制板布置高速、中速和低速逻辑 电路时，应按照图电路时，应按照图8的方式排列器件。的方式排列器件。*图图8：印制板布置图：印制板布置图30n 在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放在器件布置方面与其它逻辑电路一样，应把相互有关的器件
36、尽量放得靠近些，这样可以获得较好的抗噪声效果。得靠近些，这样可以获得较好的抗噪声效果。n 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。之一是各部件之间的引线要尽量短。n 在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）（如继电器，大电流开关等）这三部分合理地分开，使相这三部分合理地分开，使相 互间的信号耦合为最小。如互间的信号耦合为最小。如 图图8所示。所示。n 时钟发生器、晶振和时钟发生器、晶振和CP
37、U的时的时 钟输入端都易产生噪声，要相钟输入端都易产生噪声，要相 互靠近些。易产生噪声的器件、互靠近些。易产生噪声的器件、小电流电路、大电流电路等应小电流电路、大电流电路等应 尽量远离逻辑电路，如有可能，尽量远离逻辑电路，如有可能，应另做电路板。应另做电路板。*图图8 印制板布置图印制板布置图31根据电路的功能单元对电路进行布局时，要符合以下原则：根据电路的功能单元对电路进行布局时，要符合以下原则：(1)尽可能缩短高频元器件之间的连线。易受干扰的元器件不能尽可能缩短高频元器件之间的连线。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。相互挨得太近，输入和输出元件应尽量远离。(2)某
38、些元器件或导线之间可能有较高的电位差，应加大它们之某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离。间的距离。(3)按照电路的流程安排各个功能单元的位置，使布局便于信号按照电路的流程安排各个功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。流通，并使信号尽可能保持一致的方向。(4)以每个功能电路的核心元件为中心，围绕它来进行布局。元以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各上，尽量减少和缩短各元器件之间的引线和连接。元器件之间的引线和连接。(5)在高频下工作的电路，要考虑
39、元器件之间的分布参数。在高频下工作的电路，要考虑元器件之间的分布参数。(6)位于电路板边缘的元器件，离电路板边缘一般不小于位于电路板边缘的元器件，离电路板边缘一般不小于2mm。*323.2 PCB布线布线3.2.1 印刷线路板与元器件的高频特性：印刷线路板与元器件的高频特性：n 一个一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。的多层结构。n 在多层在多层PCB中，设计者为了方便调试，会把信号线布在最外层。中，设计者为了方便调试，会把信号线布在最外层。n PCB上的布线是有阻抗、电容和电感特性的。上的布线是有阻
40、抗、电容和电感特性的。n 阻抗：布线的阻抗是由铜和横切面面积的重量决定的。阻抗：布线的阻抗是由铜和横切面面积的重量决定的。n 电容：布线的电容是由绝缘体材料、电流到达的范围、以及走线间距决电容：布线的电容是由绝缘体材料、电流到达的范围、以及走线间距决定的。定的。n 电感：布线的电感平均分布在布线中。电感：布线的电感平均分布在布线中。n 在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。布电感与电容等不可忽略。n 走线电阻、走线的分布电容产生对高频信号的反射，当走线长度大于噪走线电阻、走线的分布电容
41、产生对高频信号的反射，当走线长度大于噪声频率相应波长声频率相应波长1/20时，就产生天线效应，噪声可通过走线向外发射。时，就产生天线效应，噪声可通过走线向外发射。n 印刷线路板的过孔大约引起的电容。一个集成电路本身的封装材料引入印刷线路板的过孔大约引起的电容。一个集成电路本身的封装材料引入26pF电容。一个双列直插的电容。一个双列直插的24引脚集成电路插座，引入引脚集成电路插座，引入418nH的分布的分布电感。电感。*333.2.2 PCB布线应遵守的普遍方针：布线应遵守的普遍方针：n增大走线的间距以减少电容耦合的串扰；增大走线的间距以减少电容耦合的串扰；n平行的布电源线和地线以使平行的布电源
42、线和地线以使PCB电容达到最佳；电容达到最佳；n将敏感的高频线布在远离高噪声电源线的地方；将敏感的高频线布在远离高噪声电源线的地方；n加宽电源线和地线以减少电源线和地线的阻抗。加宽电源线和地线以减少电源线和地线的阻抗。*343.2.3 分割：分割：n 分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的。过电源线和地线的。n 下图给出了用分割技术将四个不同类型的电路分割开的例子。下图给出了用分割技术将四个不同类型的电路分割开的例子。n 在地线面，非金属的沟用来隔离四个地线面。在地线面，非金属的沟用来隔离四个地线面。
43、L和和C作为板子上的每作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。于其更高的瞬时功率需量而要求放在电源入口处。*353.2.4 基准面的射频电流：基准面的射频电流：n 不管是对多层不管是对多层PCB的基准接地层还是单层的基准接地层还是单层PCB的地线，电流的路径总的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。的电磁兼容性能越好。因此返回通路应当尽可能的短，环路区域应当尽可能的小。因此返回通路
44、应当尽可能的短，环路区域应当尽可能的小。3.2.5 布线分离：布线分离：n 布线分离的作用是将布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最同一层内相邻线路之间的串扰和噪声耦合最小化。小化。n 所有的信号（时钟、视频、音频、复位等等）在线与线、边沿到边所有的信号（时钟、视频、音频、复位等等）在线与线、边沿到边沿间应通过基准地予以隔离。沿间应通过基准地予以隔离。3.2.6 电源线设计电源线设计:n 根据印制线路板电流的大小，尽量加粗电源线宽度，以减少环路电根据印制线路板电流的大小，尽量加粗电源线宽度，以减少环路电阻。阻。n 同时使电源线、地线的走向和数据传递的方向一致，这样有助于
45、增同时使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。强抗噪声能力。*363.2.7 抑制反射干扰抑制反射干扰:n 为了抑制出现在印制线终端的反射干扰，应尽可能缩短印制线的长为了抑制出现在印制线终端的反射干扰，应尽可能缩短印制线的长度和采用慢速电路。度和采用慢速电路。n 必要时可在传输线的末端对地和电源端各加接一个相同阻值的匹配必要时可在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。电阻。n 对一般速度较快的对一般速度较快的TTL电路，其印制线条长于电路，其印制线条长于10cm以上时就应采用终以上时就应采用终端匹配措施。端匹配措施。3.2.8 保护与分流线路：保护与
46、分流线路：n 在时钟电路中，局部去耦电容非常重要。但是时钟线同样需要保护，在时钟电路中，局部去耦电容非常重要。但是时钟线同样需要保护，否则，受扰时钟信号将在电路的其他地方引起问题。否则，受扰时钟信号将在电路的其他地方引起问题。n 设置分流和保护线路是对关键信号进行隔离和保护的非常有效的方设置分流和保护线路是对关键信号进行隔离和保护的非常有效的方法。分流或者保护线路是沿着关键信号的线路两边布放隔离保护地法。分流或者保护线路是沿着关键信号的线路两边布放隔离保护地线。线。n 分流线路和保护线路之间的不同之处在于分流线路不必端接（与地分流线路和保护线路之间的不同之处在于分流线路不必端接（与地连接），但
47、是保护线路的两端都必须连接到地。连接），但是保护线路的两端都必须连接到地。n 为了进一步的减少耦合，多层为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上中的保护线路可以每隔一段就加上到地的通路。到地的通路。*373.2.9 局部电源和局部电源和IC间的去耦：间的去耦：n 在直流电源回路中，负载的变化会引起电源噪声。局部去耦能够减在直流电源回路中，负载的变化会引起电源噪声。局部去耦能够减少沿着电源干线的噪声传播。少沿着电源干线的噪声传播。n 连接着电源输入口与连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰之间的大容量旁路电容起着一个低频骚扰滤波器的作用。滤波器的作用。
48、n 此外，在每个此外，在每个IC的电源和地之间都应当有去耦电容，以滤除的电源和地之间都应当有去耦电容，以滤除IC的开的开关噪声。关噪声。n 去耦电容配置原则如下：去耦电容配置原则如下：(1)电源输入端跨接电源输入端跨接10100F的电解电容器。如有可能，接的电解电容器。如有可能，接100F以上的以上的更好。更好。(2)原则上每个集成电路芯片都应布置一个的瓷片电容，如遇印制板空原则上每个集成电路芯片都应布置一个的瓷片电容，如遇印制板空隙不够，可每隙不够，可每48个芯片布置一个个芯片布置一个110F的钽电容。的钽电容。(3)对于抗噪能力弱、关断时电源变化大的器件，应在芯片的电源线和对于抗噪能力弱、
49、关断时电源变化大的器件，应在芯片的电源线和地线之间直接接入去耦电容。地线之间直接接入去耦电容。(4)去耦电容引线不能太长，尤其是高频旁路电容不能有引线。去耦电容引线不能太长，尤其是高频旁路电容不能有引线。n 去耦电容值的选取并不严格，可按去耦电容值的选取并不严格，可按C=1/f计算：即计算：即10MHz干扰频率取。干扰频率取。瓷片电容或多层陶瓷电容的高频特性较好。瓷片电容或多层陶瓷电容的高频特性较好。*383.2.10 布线技术：布线技术：(1)过孔过孔n 对高速信号，过孔产生对高速信号，过孔产生1到到4nH的电感和到的电容。的电感和到的电容。n 因此，当铺设高速信号通道时，过孔应该被保持绝对
50、的最少。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。n 对于高速的并行线（如地址和数据线），如果层的改变是不可避免，对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该确保每根信号线的过孔数一样。应该确保每根信号线的过孔数一样。(2)45角的路径角的路径n 与过孔相似，直角的转弯路径应该被避免。与过孔相似，直角的转弯路径应该被避免。n 因此，当转动路径时全部的直角路径应该因此，当转动路径时全部的直角路径应该 采用采用45。n 图图10是是45路径的一般规则路径的一般规则-3W规则。规则。*图图10：拐角设计：拐角设计39(3)短截线短截线n 图图11所示短截线产生反射，同
