1、主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA 的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用基于进位延时链的TDCFPGA工作原理Coarse Counter(Coarse Time)+Time Interpolation within one clock period(Fine Time)(a)(b)时间内插技术在FPGA 中的实现方法采用采用FPGA FPGA 内的进位延时单元实现内插内的进位延时单元实现内插b)Carry chain of
2、a multi-bit addera)Carry-in in a Slicec)Rout in a SLICE基于FPGA进位单元的TDC研究进展2005年：年：100 ps Bin Size,50 ps RMS;TNS Vol.53,Issue 1,Part 2 国际上第一次采用进位延时单元实现时间内插国际上第一次采用进位延时单元实现时间内插2009年：年：50 ps Bin Size,20 ps RMS;TNS Vol.57,Issue 2,Part 1 时间测量性能修正算法时间测量性能修正算法：自校准，温度和电压变化补偿：自校准，温度和电压变化补偿2011年：年：10 ps Bin Si
3、ze(Effective),10 ps RMS TNS Vol.58,Issue 4,Part2 基于吴进远的基于吴进远的Wave Union TDC，进行了深入分析和改进，进行了深入分析和改进1:Unleash1212Device:EP2C8T144C6nPlain TDC:qMax.bin width:160 ps.qAverage bin width:60 ps.nWave Union TDC A:qMax.bin width:65 ps.qAverage bin width:30 ps.WaveUnion TDC by J.WuWaveUnion TDC 国内外现状德国德国GSI:Wa
4、veUnion Type A:10 ps RMS IEEE TNS Vol.58,Issue4,Part 1,pp.1547-1552清华清华:WaveUnion Type A:20 ps RMS IEEE NSS/MIC 2010,pp.396-399高能所：高能所：科大科大:WaveUnion Type B:10 ps RMS IEEE TNS Vol.58,Issue4,Part 2,pp.2011-2018 INV+Delay+MUXWave Union Launcher10-ps TDCFPGA工作原理工作原理10-ps FPGA TDC的主要特性WaveUnion Launcher
5、内嵌在进位链，不占用额外资源内嵌在进位链，不占用额外资源无限振荡次数无限振荡次数(N)Bin Size,RMS v.s.N主要技术指标主要技术指标 9 独立通道，独立通道，60%逻辑资源逻辑资源(XC4VFX60)24 Bits 粗计数，粗计数，168 ms 动态范围动态范围 10 ps RMS,Bin size 10 ps(N=4)123456789 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24050100150200NTDC BinABC10-ps TDCFPGA 的数据处理tNtttkttttttttttNNkk)1(.)1(.20030320
6、2101CLKOSCTTtN times OscillationN1ii00tN1tRMS timing precision(delay)vs.N，误差主要来自：，误差主要来自：Non-uniformed distribution of the carry chain delay(cell)Random uncertainty of the oscillation period(osc)Other contributors,e.g.the steady of the clock(other)Three possible cases:Case 1:osc cell2other2cell2oscd
7、elayN141NcelldelayN1osccell2Noscdelay21N10-ps TDC 的时间测量分析的时间测量分析48121620242832324681012141618NRMS(ps)test80100120140160180200020040060080010001200Time Interval(ps)CountRMS:8 ps时间测量精度仿真和测试的比较Test:RMS vs.N14812162001020304050607080NRMS(ps)=0 ps=10 ps=30 psCase 1:osc cell 321Simulation:RMS vs.NActual i
8、mplementation falls in to Case 2(a)(b)(c)10-ps TDCFPGA 应用考虑Pros and Cons Larger N results in smaller bin size,lower timing precision Larger N results in larger dead time (N+1)*TCLK,200250300350400450500050010001500200025003000Time Inerval(ps)Count ABFit of AFit of BBA20022525027530032535037540042545
9、0475500500050010001500Time Interval(ps)Count ABFit of AFit of BBANo AveragingN=4B:325 psA:350 ps主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用基于FPGA 的高性能时间测量插件研制50 ps RMS,100 ps Bin NIM,USB,other platforms 16 Channels,170 ms D
10、ynamic range single-ended input,Range from-5V5V,with on-board fast discriminator 80100120140160180200020040060080010001200Time Interval(ps)CountRMS:8 psTDC Logic IP Design,+Trigger Matching 170 ms Dynamic range LVDS input 9 Channels in XC4VFX60,20 ps RMS,50 ps Bin cost less than 20%of the total logi
11、c elements(total 50k LUTs and Registers available in XC4VFX60)10 ps RMS,12 ps Bin,cost 60%of the total logic elements 基于FPGA 的高性能时间测量插件研制温度补偿温度补偿TDCVirtex 5 FPGA通用高性能插件(PXI,VME)25 ps RMS,30 ps Bin 170 ms Dynamic range LVDS input,16 channels,on PXI,VME Trigger Matching 5506006507007508008509000100020
12、0030004000500060007000Delay(ps)CountRMS:14 psRMS:14 ps基于FPGA 的高性能时间测量插件研制55060065070075080085090001000200030004000500060007000Delay(ps)CountRMS:14 psTDCFPGA PXI ModuleTDCFPGA Test SetupRMS:14 psUSTC基于FPGA 的高性能通用时间测量插件TDCFPGA VME Module多通道高密度 TDCFPGA较高的集成度较高的集成度单板单FPGA实现64个TDC通道粗粗-细结合的时间测量细结合的时间测量计数器
13、实现计数器实现“粗粗”时间测量时间测量大动态范围大动态范围时钟分相技术实现时钟分相技术实现“细细”时间时间测量测量较高时间测量精度较高时间测量精度64通道TDC时间测量精度：时间测量精度：1s通道数：通道数：64时间测量时间测量通道通道资源占用：逻辑资源占用资源占用：逻辑资源占用56%，全局，全局总线占用总线占用25%基于基于VIRTEX4系列的系列的XC4VLX60-10FF1148数据输出接口：数据输出接口：USB传输传输电源提供：外部提供单电源电源提供：外部提供单电源5V，2A已测试的连续稳定工作时间：已测试的连续稳定工作时间：5小时小时时钟分相技术测量细时间时钟时钟4 4分相，可以获得
14、分相，可以获得1/41/4时钟周期的时钟周期的 Bin SizeBin Sizev利用利用4 4个分相时钟驱动锁存器，对个分相时钟驱动锁存器，对HitHit进行测量获得进行测量获得“细细”时间时间HitHit落入不同的落入不同的BinBin，所对应不同的，所对应不同的“细细”时间编码时间编码利用流水线结构降低时钟频率利用流水线结构降低时钟频率vA部分输出为部分输出为4bit*330MHz，变为，变为C部分输出为部分输出为32bit*41.25MHzv降低时钟频率可以提高粗计数器位数，扩展动态范围降低时钟频率可以提高粗计数器位数，扩展动态范围时钟分相技术测量细时间多通道高密度 TDCFPGA测试
15、结果1、通道通道0与通道与通道1的时间精度的时间精度2、通道通道18在分别在分别060ns延迟时的时间精度延迟时的时间精度 最大值为最大值为0.42539ns3、利用利用AFG3252信号源校准信号源校准TDC的的Time Bin 1 Time Bin=0.75767ns该项目已通过该项目已通过“中国工程物理研究院中国工程物理研究院”验收验收各道计数各道计数时间精度时间精度RMSRMS:0.42 nsDelay(0-60 ns)TDC测量值测量值 ns信号源延时信号源延时(0-60 ns)主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 FPGA TDC IP基于TDCFPGA的
16、通用模块16通道 100 ps FPGA TDC通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用空间物理实验中时间测量的特殊要求特殊要求：元器件的抗辐照性能特殊要求：元器件的抗辐照性能低空物理实验中的时间测量低空物理实验中的时间测量 PAMELA 实验，时间测量精度50ps AMS-02 Mission，时间测量精度25ps深空物理实验中的时间测量深空物理实验中的时间测量 Cluster、FAST 实验，时间测量精度实验，时间测量精度1ns ROSETTA Mission，时间测量精度，时间测量精度2ns嫦娥探月嫦娥探月2期探月三维成像敏感器期探月三维
17、成像敏感器 基于ACTEL FPGA-based TDClACTEL FPGA根据内部结构不同根据内部结构不同lFlash型型l包括包括IGLOO系列、系列、PROASIC系列、系列、PROAISC3(E)系列等等系列等等l反熔丝型反熔丝型lAXCELERATOR系列、系列、SX_A系列、系列、RTAX_SSL系列等等系列等等lTDC测量原理：粗计数测量原理：粗计数+细计数细计数l细计数：细计数：lFlash型利用型利用FPGA内部内部 BufferlBin Size440ps（仿真结果为（仿真结果为670ps）l反熔丝型可利用内部进位链资源反熔丝型可利用内部进位链资源l仿真结果显示仿真结果显
18、示 Bin Size 80psl粗计数：粗计数：16-bit counterl测量时间范围测量时间范围1.6ms基于ACTEL FPGA-based TDC验证系统ACTEL FPGA：A3PE1500单芯片实现单芯片实现8-channels高精度时间数字转换高精度时间数字转换利用利用USB总线实现与上总线实现与上位机的通讯，传输测量位机的通讯，传输测量数据及控制命令数据及控制命令基于ACTEL TDCFPGA性能TDC单通道微分非线性和积分非线性单通道微分非线性和积分非线性 l微分非线性最大值100ps，主要分布在50ps的范围内l积分非线性最大值也为100ps，主要分布在100ps的范围时
19、间精度统计直方图时间精度统计直方图RMS130ps通道间延时与测试精度关系曲线通道间延时与测试精度关系曲线黄线：未修正时间精度黄线：未修正时间精度蓝线：修正后时间精度蓝线：修正后时间精度修正后测量精度从修正后测量精度从200ps提高至提高至140ps左右左右基于基于ACTEL TDCFPGA性能性能测试框架示意图测试框架示意图主要内容基于进位延时单元内插的TDCFPGA10 ps 高精度 TDCFPGA IP基于TDCFPGA的通用模块16通道 100 ps TDCFPGA通用插件高密度高精度时间测量插件 基于ACTEL 的TDCFPGA高精度时间测量技术的应用TDIG插件HPTDC 2#(S
20、lave HPTDC,in Very High Res.Mode,Chn8#Chn15#)FPGAHPTDC Config ChainToken RingHPTDC DATAVME DriverDataTDIG VME64xP 9UHPTDC 1#(Master HPTDC,in Very High Res.Mode,Chn0#Chn7#)HPTDC 9#(Slave HPTDC,in Very High Res.Mode,Chn64#Chn71#)CPLD(Bus Interface/FPGA Configuration)Buffer RAMCTRL,ADD64-bit VME24 LVDS
21、 Chn24 LVDS Chn24 LVDS ChnLVDSBUFFERLVDSBUFFERLVDSBUFFER1.工作在甚高精度模式下的工作在甚高精度模式下的HPTDC实现高精度的时间测量；实现高精度的时间测量；2.每个插件用每个插件用9片片HPTDC实现实现72个通道的高密度测量个通道的高密度测量。北京北京BESIII TOF端盖升级端盖升级TDIG插件TDIG插件实物图1.信号输入 -3个高密度连接器 -24 通道/连接器2.时间测量:9 HPTDCs,RMS20ps4.CPLD -VME 接口，与FPGA通信3.FPGA -配置 9片HPTDC -读取HPTDC的数据，并 对数据进行组
22、装和打包TDIG插件的测量结果测试板TDIG插件5 米电缆三通VME机箱信号源延迟线法测量延迟线法测量TDIG插件的性能插件的性能 2011年年3月份科大快电子学实验室月份科大快电子学实验室某个通道的数据统计直方图某个通道的数据统计直方图24个通道的个通道的RMS值散点图值散点图TDIG插件宇宙线测试T0/TriggerT0/TriggerFEEGas MixtureHVDisc/CoinPC9U/6U VMETDIGVME BridgeQDCETOF-MRPC2011年年5月份，科大月份，科大宇宙线测量结果某个通道的时间测量精度某个通道的时间测量精度24个通道的个通道的RMS值散点图值散点图束流实验测试结果Proton束流测试的部分结果束流测试的部分结果2011年年6月份，北京高能所月份，北京高能所其他应用中国工程物理研究院中国工程物理研究院64通道通道TDC 0.75 ns Bin,0.5 ns RMS 德国德国CBM TOF电子学电子学 16通道通道TOT测量，测量，30 ps Bin,20ps RMS自由空间量子通信地面验证系统自由空间量子通信地面验证系统 50 ps Bin,50 ps RMS西藏羊八井西藏羊八井LHAASO WCDA18通道数字化插件通道数字化插件White Rabbit Project的改进的改进
