1、组合电路组合电路时序电路时序电路功能：功能：输出输出只取决于只取决于 当前的输入当前的输入 逻辑电路逻辑电路组成：组成：门电路，不存在门电路，不存在记忆器件记忆器件功能：功能：输出取决于输出取决于当前的输入当前的输入 原来的状态原来的状态组成：组成：组合电路组合电路存储电路存储电路七、组合（逻辑）电路的分析与设计七、组合（逻辑）电路的分析与设计1.1.组合电路和时序电路的主要特点：组合电路和时序电路的主要特点：2.组合电路的分析及设计组合电路的分析及设计任务任务分析：分析：设计：设计：给定给定 逻辑图逻辑图 得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能 画出画出 逻辑图逻辑图设计
2、设计1）组合电路分析的一般步骤（分析方法）组合电路分析的一般步骤（分析方法）1、由给定的逻辑图逐级写出逻辑式。、由给定的逻辑图逐级写出逻辑式。2、对逻辑式进行化简：、对逻辑式进行化简：公式化简法公式化简法卡诺图法卡诺图法 最简最简与或式与或式3、列写出真值表并得到逻辑功能。、列写出真值表并得到逻辑功能。分析组合逻辑电路的一般步骤分析组合逻辑电路的一般步骤例例1：分析下图电路的逻辑功能。：分析下图电路的逻辑功能。&ABFABABBA BABA BABAF BABABABA 11ABF001010100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF F=F2 F3=A
3、 AB B AB.A B.A B.A.A BBF1.AB&FF3F2.反演律反演律反演律反演律ABF001 100111001=A B&=111ABACBCYA BAC+BCA B AC+g()YA B ACBC=+g()ABACBCB C=+gABCBCB C=+BCB C=+BC=ABY000011101110这是一个异或电路这是一个异或电路例例1：设计一个三人表决电路（设计一个三人表决电路（A、B、C）。）。每人一个按键，如果同意则按下，不同意则每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。灯亮，否则不亮
4、。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。2、根据题意列写真值表根据题意列写真值表。ABCF00000010010001111000101111011111真值表真值表3、化简：化简：用卡诺图化简用卡诺图化简ABC000111100100100111ABACBCCABCABF 4、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF&1&AB BCFCABCAB CABCAB&ABCFCABCABF 若用与
5、非门实现若用与非门实现例例2：设计一个三输入三输出逻辑电路，并用与非设计一个三输入三输出逻辑电路，并用与非门实现。当门实现。当A=1、B=C=0时，红绿灯亮；当时，红绿灯亮；当B=1、A=C=0时，绿黄灯亮；当时，绿黄灯亮；当C=1、A=B=0时，时，黄红灯亮；当黄红灯亮；当A=B=C=0时，三个灯全亮；时，三个灯全亮；A、B、C的其它情况，灯全灭。见下图：的其它情况，灯全灭。见下图：逻辑电路逻辑电路ABC红红绿绿黄黄设：设：灯亮为灯亮为“1”1”，灯灭为，灯灭为“0”0”。1、由逻辑功能要求，列出真值表。由逻辑功能要求，列出真值表。输输 入入 输输 出出A B C R(红红)G(绿绿)Y(黄
6、）黄）0 0 0 1 1 11 0 0 1 1 00 1 0 0 1 10 0 1 1 0 11 1 1 0 0 00 1 1 0 0 01 0 1 0 0 01 1 0 0 0 0其它其它情况情况设计过程：设计过程：2、由表填卡诺图由表填卡诺图,并化为最简与或式并化为最简与或式:1 1 1 0 0 00 0 0 1 1 11 0 0 1 1 00 1 0 0 1 10 0 1 1 0 10 1 1 0 0 01 0 1 0 0 01 1 0 0 0 0输输 入入 输输 出出A B C R G Y111110110110000000000000ABC0100 01 11 10RABC0100
7、01 11 10 G ABC0100 01 11 10 Y化为最简与或式化为最简与或式:BACBBA 11010000ABC0100 01 11 10RCBCA11100000ABC0100 01 11 10 G CACB CABA10110000ABC0100 01 11 10 YBACA CB3.用与非门实现用与非门实现:CBBAR CACBG CABAY 两次求反法两次求反法CBBAR CACBG CABAY 最简与或式最简与或式与非与非-与非式与非式画出逻辑图画出逻辑图 用与非门实现用与非门实现A B C111ABC&BACBCA&GY&RCBBAR CACBG CABAY 3.中规模
8、组合逻辑组件的应用中规模组合逻辑组件的应用设计方法：设计方法：逻辑函数式对照法逻辑函数式对照法1.由功能确定输入、输出量，写出逻辑由功能确定输入、输出量，写出逻辑式；式；2.把要用的把要用的MSI逻辑函数式变换成与所求逻辑逻辑函数式变换成与所求逻辑式相类似的形式：式相类似的形式：(Medium Size Integration:MSI)分析方法：分析方法：与一般组合电路的分析方法相似。与一般组合电路的分析方法相似。1.常用常用中规模组合逻辑组件中规模组合逻辑组件1 1）全加器全加器aibici-1sici00000001100101001101100101010111001111111iiii
9、sabc-=排1()iiiii iccabab-=+aibici-1siciCICO例例1.利用利用3个个1位全加器设计一个电路，它可以判断一位全加器设计一个电路，它可以判断一个个3位二进制数是否大于位二进制数是否大于5（1位全加器的逻辑符号见位全加器的逻辑符号见右图）。右图）。AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2B2A1B1A0B0C2S2S1S0分析：分析：判断对象是判断对象是3位二进制数，需位二进制数，需采用采用3个全加器。个全加器。将其接为将其接为3位串行进位加法器。位串行进位加法器。它的最大计数和它的最大计数和S2S1S0=111(7)设被判断
10、的数设被判断的数 A=A2A1A0，基数基数 B=B2B1B0则则 B=S-A=111-101=010只要令只要令 B2B1B0=010，就有就有 A5时，时，C2=1；A5时，时，C2=0。2）3-83-8线译码器线译码器CT74LS1380Yi 1 1 1 输输 入入 输出输出A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0Y1Y2Y3Y4Y5Y6Y7Y0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY 0127AAAY CT74LS138功能表：功能表：完整功
11、能表见教材完整功能表见教材p.172表表6.4.1当10ABCSTSTST=且时，构成逻辑函数最小项发生器构成逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码器的每一个输码器的译码输入端，则译码器的每一个输出端都对应一个逻辑函数的最小项。出端都对应一个逻辑函数的最小项。输入变量输入变量m0ABCCBACBACBACBACBACBACBACBAm1m2m3m4m5m6m77Y6Y5Y4Y3Y2Y1Y0YCT74LS138A1A0A2STASTBSTC参见教材参见教材p.172图图6.4.2例例2.用译码器用译码器实实现组合逻辑电路现组
12、合逻辑电路F（A,B,C）=m(2,3,6,7)ABCCABBCACBAF7632YYYY(2(2）将函数）将函数F F转换成最小项表达式转换成最小项表达式(3)(3)利用摩根定律变换利用摩根定律变换(1)将三个控制端按允许译码条件进行处理将三个控制端按允许译码条件进行处理ABCCABBCACBAmmmmmCBAF76327,6,3,2,(4)(4)将将A、B、C对应片子输入端对应片子输入端A2、A1、A0 ,并并将将2 2，3 3，6 6，7 7的输出作为与非门输的输出作为与非门输入，便得到逻辑函数入，便得到逻辑函数F,F,画图。画图。例例3.分析右图电路：写出输出分析右图电路：写出输出P,
13、H的表达式；并判断：的表达式；并判断：当当ABC=011时，时，P=？H=？124712471247()()PY Y Y YYYYYmmmmABCABCABCA B CAB CAB CABC=+=+=+=+=排e356735673567()HY Y Y YYYYYmmmmAB CABCA BCA B CAB CA B=+=+=+=+这是一个全加器这是一个全加器当当ABC=011时时，P=0，H=1。3）8选选1数据选择器数据选择器CT74LS151令令 =0，MSI始终被选中始终被选中：ST10120012DAAADAAAY70126012DAAADAAA1 0 10 0 0 0 D0 D00
14、 0 0 1 D1 D10 0 1 0 D2 D20 0 1 1 D3 D30 1 0 0 D4 D40 1 0 1 D5 D50 1 1 0 D6 D60 1 1 1 D7 D7使能端使能端选选 择择 端端输出端输出端STA2 A1 A0Y W74LS151功能表：功能表：30122012DAAADAAA 50124012DAAADAAA D7YD6D5D4D3D2D1D0CT74LS151A1A0A2WST参见教材参见教材p.182图图6.5.3例例4.试用数据选择器实现函数试用数据选择器实现函数FABACB C=+1.一般，实现一般，实现2变量逻辑函数，选用变量逻辑函数，选用4选选1的的
15、MUX;实现实现3变量逻辑函数，选用变量逻辑函数，选用8选选1的的MUX;2.用用MUX实现函数发生器的一般步骤：实现函数发生器的一般步骤：1 1）将）将Y写为标准与或式，并与写为标准与或式，并与MUX的表达式对照；的表达式对照；2 2）确定输入变量与地址端关系；）确定输入变量与地址端关系；3 3）确定数据端应接）确定数据端应接0或是或是1；4 4）画接线图）画接线图（使能端（使能端ST接接0！）！）：本题中，希望实现的函数本题中，希望实现的函数Y Y有有3 3个变量，故选用个变量，故选用8 8选选1 1的的MUXMUX CT74LS151 CT74LS151。它的输出为：。它的输出为：210
16、02101210221032104210521062107()()()()()()()()YA A ADA A ADA A ADA A ADA A ADA A ADA A ADA A AD=+0137()()()FABACB CAB CCAC BBB C AAABCABCAB CA B Cmmmm=+=+=+=+0011223344556677Ym Dm Dm Dm Dm Dm Dm Dm D=+又，对照可知对照可知，D0=D1=D3=D7=1,而而 D2=D4=D5=D6=0。CT74LS151D7D6D5D4D3D2D1D0STA2A1A0YABC“1”F完成接线完成接线思考题思考题3.用一片用一片3-8译码器和与非门实现下列逻辑函数表达式。译码器和与非门实现下列逻辑函数表达式。BAFABCCAF21，输出为，输出为1
