城的经济增长课件.ppt

上传人(卖家):晟晟文业 文档编号:5184126 上传时间:2023-02-16 格式:PPT 页数:23 大小:3.21MB
下载 相关 举报
城的经济增长课件.ppt_第1页
第1页 / 共23页
城的经济增长课件.ppt_第2页
第2页 / 共23页
城的经济增长课件.ppt_第3页
第3页 / 共23页
城的经济增长课件.ppt_第4页
第4页 / 共23页
城的经济增长课件.ppt_第5页
第5页 / 共23页
点击查看更多>>
资源描述

1、1 量子通信中高速并行真随机数产生器研究王鑫喆2014核电子学ASIC技术研讨会,2014.10.20,USTC2 OUTLINES 真随机数产生器应用背景 高速并行真随机数产生器原型设计 高速并行真随机数产生器方案改进 高速并行真随机数产生器工作总结3 随机数产生器应用背景信息加密博彩统计分析蒙卡模拟4 量子通信中TRNG应用背景量子密钥分发(量子密钥分发(QKD)系统)系统采用BB84协议(见表1)BB84协议中共有密钥生成比例低,单光子亦有损失,故QKD系统需要有足够高的数据率来保证成码率,这也就对TRNG的采样速率提出了较高要求。5 商用芯片在速度上远远不能满足QKD系统的使用,且普遍

2、体积较大。Goal:设计更高速(最高数据率达1Gbps),更小体积的TRNG。商用商用TRNG发展现状:发展现状:ID Quantique公司QUANTIS芯片:4Mbps北京宏思电子WNG-8系列芯片:20Mbps6 真随机数产生方案常见的真随机数产生方案如下表:实现方法:方案1 FPGAFPGA具有开发周期短、成本低的优势但FPGA的实际底层实现无法与预设方案一一对应,且设备相关性高方案2 ASICASIC开发周期长,成本更高但ASIC的实际底层实现与预设方案是一一对应的,能保证原理上的可靠性结论:电路实现采用ASIC芯片,可使用FPGA进行原理验证基于高采样/输出频率的需求,以及结构的简

3、单易实现,我们选用的数字电路中的时钟抖动作为TRNG的物理熵源。7 TRNG设计原理低频时钟对高频时钟采样图 1 真随机数理想模型采样原理示意8 TRNG实现方案图 2 基于环形振荡器的TRNG图 3 基于环形振荡器的TRNG改进结构9 TRNG原型验证0.25m工艺,64路振荡环,单路输出,芯片面积为 520mx1200m,core voltage为2.5V,数据产生率可达1Gbps,平均功率0.8W图 4 TRNG原型设计layout版图10 原型方案数据分析结论:环数越多,01比越稳定低频时01比更好方案可行,有待改进需引入后处理提高随机数质量11 TRNG改进方案加入熵源配置电路物理熵

4、源采用振荡环结构引入后处理结构多路并行输出图 5 单路TRNG整体结构框图12 0.13m工艺,3.3V/1.2V电源;输入时钟、输出数据采用差分信号LVDS;输入时钟由外部提供;数据为8/10对输出,提供2路冗余;封装QFN,管脚数待定,电源地分布待定,陶瓷封装。TRNG芯片规格13 10路并行输出,每路128路振荡环,可通过4线SPI配置使能控制起振振荡环数目,输出接后处理电路,加入bypass功能,允许输出原始数据。图 6 TRNG电路结构框图14 熵源配置电路SPI部分layout预估面积为25mx4m图 7 SPI使能配置电路原理图15 图 8 SPI使能配置电路时序仿真(1GHz)

5、图 8 SPI使能配置电路时序仿真(1GHz)16 振荡环电路图 9 ring oscillator原理图128路振荡环由8路使能信号以二进制形式控制0128路振荡环参与输出。128路振荡环阵列(含dff和异或网络)layout预估面积为:0.12mmx0.1mm前仿功耗为26mW17 后处理电路我们计划在各路输出后面加入不同的后处理结构,比较各种后处理结构的性能。同时加入bypass功能,允许直接输出原始数据。后处理方案1:异或链结构图 10 基于11级异或链的后处理电路原理图18 后处理结果验证表3 11级异或链后处理数据随机数检验结果由表3 可知,11级异或链结构处理后的数据满足随机数验

6、证标准,该方案可行19 其它后处理方案方案2:反馈异或+PRBS结构图 11 基于反馈异或+PRBS的后处理电路原理图图 12 双PRBS stop&go后处理电路原理图方案3:双PRBS stop&go结构20 工作总结工作进展:设计原型在经过后处理后输出数据可满足随机数验证;改进方案增加了单路环数,并添加了SPI使能配置实现振荡环工作环数的可配置,平衡TRNG数据质量和功耗;在电路中加入多种后处理结构,对后处理效果进行进一步比较验证;完成了熵源配置电路、振荡环阵列和后处理结构的设计和前仿真;现有TRNG设计方案采样速率可达1Gbps,单路TRNG面积预估为200mx200m,功耗预估为40mW,整体芯片面积为2.5mmx2.5mm。下一阶段工作:进一步完善后处理结构;完成版图设计和后仿真。21 Thank you!22 BACKUP附图2 11级异或链后处理结构前仿真结果附图1 基于振荡环抖动 ASIC 芯片后仿真结果(左)与实测结果(右)后仿真结果为不同振荡环数量在 1GHz 采样率下的随机输出实测结果为 64 个振荡环作用下在 1GHz 采样率下的随机数输出23 BACKUP附图3 SPI layout示意图附图4 128路振荡环阵列 layout示意图

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 办公、行业 > 各类PPT课件(模板)
版权提示 | 免责声明

1,本文(城的经济增长课件.ppt)为本站会员(晟晟文业)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!


侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|