1、第9章 DRC检查、报表生成 和信号完整性分析9.1设计规则检查（设计规则检查（DRC）有些设计人员提出这样一种看法：如果PCB板的布局和布线操作都是由系统自动完成的，那么则没有必要进行DRC检查；如果在PCB板的布局和布线操作中进行了手工操作，那么则非常有必要进行DRC检查。虽然这个观点是非常有道理的，但是在PCB板设计过程中，设计人员不可避免地要进行一些手工调整操作，因此这里建议读者养成良好的设计习惯：PCB板设计完成后，设计人员一定要进行PCB板的DRC检查。在PCB编辑器中，首先打开前面设计的PCB文件；然后执行菜单命令【Tools】【Design Rule Check】，这时将会弹出
2、如图9-1所示的设计规则检查对话框。不难看出，设计规则检查对话框中主要包括“Report Options”和“Rules To Check”两项内容。图9-1 设计规则检查对话框（1 1）“Report OptionsReport Options”选项选项“Report Options”选项的主要功能是用来设置以报表的形式生成规则检查结果的各个选项。在对话框右侧的【DRC Report Options】区域中，可以看出它包括4个复选框和一个输入栏。这些复选框和输入栏的具体意义如下所示：“Create Report File”复选框：用来设置是否生成DRC检查报告文件。如果选中该复选框，那么则生
3、成DRC检查报告文件；否则不生成报告文件。“Create Violations”复选框：用来设置是否显示设计规则违反信息。如果选中该复选框，那么则显示设计规则违反信息；否则不显示违反信息。“Sub-Net Details”复选框：用来设置是否检查PCB板中的子网络。如果选中该复选框，那么进行DRC检查时将会一起检查子网络；否则不检查子网络。“Internal Plane Warnings”复选框：用来设置DRC检查时是否给出内层警告信息。如果选中该复选框，那么检查后将会给出内层警告信息；否则不给出警告信息。违反规则次数输入栏：用来设置DRC检查时违反设计规则的具体次数。如果DRC 检查时违反违
4、反设计规则的次数达到了输入值，那么系统将会停止DRC检查；否则将会继续进行DRC检查。（2）“Rules To CheckRules To Check”选项选项“Rules To Check”选项的主要功能是用来设置是采用在线方法（Online）进行设计规则检查还是在设置设计规则时一并（Batch）进行检查。在这个选项的对话框中，左侧的区域列出了要进行检查的设计规则名称以及它所属的规则种类，右侧的区域则用来设置是进行“Online”检查还是“Batch”检查，如图9-2所示。图9-2 “Rules To Check”选项对话框 对“Report Options”和“Rules To Check
5、”两项内容按照DRC检查的具体要求设置完毕后，然后单击 按钮即可对设计的PCB板进行DRC检查。DRC检查结束后，系统将会自动生成一个“Mydesign.DRC”的DRC检查报告文件，这个报告文件将会给出所进行的所有设计规则的检查情况，如图9-3所示。图9-3 PCB板的DRC检查报告文件 在DRC检查报告文件中，系统将会逐项给出各个设计规则的检查情况。一般来说，报告文件中各项设计规则检查的书写格式为：Processing Rule：设计规则名称 Constraint 约束条件 Violation 违反设计规则的具体信息 Violation 违反设计规则的具体信息 Rule Violation
6、s:数目 在图9-3所示的DRC检查报告文件中，设计人员可以看到有6项违反线宽设计规则的信息，这6条信息分别为：Processing Rule:Width Constraint(Min=10mil)(Max=10mil)(Prefered=10mil)(All)Violation Track(3240mil,5780mil)(3240mil,6510mil)Top Layer Actual Width=20mil Violation Track(3480mil,6830mil)(3585.75mil,6830mil)Top Layer Actual Width=20mil Violation
7、Track(3250mil,6510mil)(3480mil,6510mil)Top Layer Actual Width=20mil Violation Track(3100mil,6620mil)(3240mil,6510mil)Top Layer Actual Width=20mil Violation Track(3100mil,5680mil)(3240mil,5780mil)Top Layer Actual Width=20mil Violation Track(3480mil,6510mil)(3480mil,6830mil)Top Layer Actual Width=20mi
8、l Rule Violations:6这是由于前面将接地线加宽而引起的，由于这些并不会对PCB板的设计造成影响，因此设计人员可以不理会这几条报告信息。如果报告中有违反设计规则的信息出现，那么当设计人员将窗口切换到PCB文件上时，可以发现PCB板上违反设计规则的连线将以绿色高亮显示。通过这个高亮显示，设计人员可以很快找到违反设计规则的地方，然后就可以对其进行修改，从而可以有效地排除PCB板设计中的所有错误。9.2 报表生成报表生成 在PCB编辑器中，生成报表的菜单命令主要集中在【Reports】菜单中。单击编辑器设计窗口上面菜单栏中的【Reports】选项，这时系统将会弹出如图9-4所示的生成报
9、表命令菜单。图9-4 生成报表命令菜单 这些生成报表菜单命令的具体功能如下所示：这些生成报表菜单命令的具体功能如下所示：【Board Information】命令：用来生成PCB板的电路板信息报表。【Bill of Materials】命令：用来生成PCB板的元件报表。【Component Cross Reference】命令：用来生成PCB板的元件交叉参考报表。【Report Project Hierarchy】命令：用来生成PCB板的层次项目组织报表。【Netlist Status】命令：用来生成PCB板的网络状态报表。【Measure Distance】命令：用来测量PCB板中任意两点间
10、的距离。【Measure Primitives】命令：用来测量PCB板中导线、焊盘和过孔之间的距离。【Measure Selected Objects】命令：用来测量PCB板中选中对象之间的距离。9.2.1 电路板信息报表电路板信息报表在Protel DXP设计系统中，电路板信息报表的主要功能是用来为用户提供一个电路板的完整信息，这些信息包括电路板尺寸、电路板上的焊盘和过孔的数量以及电路板的元件封装序号等。在PCB编辑器中，首先打开前面设计的PCB文件“Mydesign.PCBDOC”，然后执行菜单命令【Reports】【Board Information】，这时系统将会弹出电路板信息对话框，
11、如图9-5所示。图9-5 电路板信息对话框电路板信息对话框中包含有电路板信息对话框中包含有3个标签，它们分别是：个标签，它们分别是：（1）“General”标签（标签（）这个标签页的功能是用来给出设计电路板的一般信息，这些信息主要包括电路板边框的大小、电路板中各种放置对象的数目以及其他一些相关信息。（2）“Component”标签（标签（）这个标签页的功能是用来给出当前电路板中使用的元件封装信息，这些信息包括元件封装序号、元件封装所在的板层、元件封装的总数目以及在各个工作层面中的数目。这个标签页包含的具体内容如图9-6所示。图9-6 “Component”标签页的具体内容（3）“Nets”标签
12、（标签（）这个标签页的功能是用来给出当前电路板中的网络信息，这些网络信息包括网络数目和网络标号两项。这个标签页包含的具体内容如图9-7所示。图9-7 “Nets”标签页的具体内容 浏览完上面3个标签页中的具体内容后，单击电路板信息对话框中的 按钮，这时系统将会弹出电路板报表设置对话框，如图9-8所示。图9-8 电路板报表设置对话框在电路板报表设置对话框中，设计人员可以对电路板信息报表中包含的内容或者信息进行设置。如果设计人员想要选择某一项内容，那么只需要勾选该项前面的复选框即可；如果想要选择所有的内容，那么只需要单击 按钮即可；如果设计人员不想选择任何内容，那么只需要单击按钮 即可。在电路板报
13、表设置对话框中，完成所有的设置工作后，单击对话框底部的 按钮；这时系统将会生成该PCB板的电路板信息报表，它的文件名称为“Mydesign.REP”。这个电路板信息报表的具体内容如图9-9所示。图9-9 PCB板的电路板信息报表 9.2.2 元件报表元件报表在Protel DXP设计系统中，元件报表的主要功能是用来为设计人员提供一份元件材料信息，这些信号包括一个电路板中的所有元件以及它们的一些相关信息。在实际的设计过程中，这个元件报表经常用来作为元件的采购清单，同时也可以用来作为检查PCB板中的元件封装信息是否有错误的一种方法。在 P C B 编 辑 器 中，首 先 打 开 前 面 设 计 的
14、 P C B 文 件“Mydesign.PCBDOC”，然后执行菜单命令【Reports】【Bill of Materials】，这时系统将会弹出一个元件报表设置对话框，如图9-10所示。图9-10 元件报表设置对话框 如果设计人员想要查看详细的元件封装信息，可以直接单击上面对话框中的按钮，这时将会弹出如图9-11所示的元件报表预览对话框。图9-11 元件报表预览对话框 9.2.3 元件交叉参考报表元件交叉参考报表在Protel DXP设计系统中，元件交叉参考报表的主要功能是用来分类给出PCB板中所有元件封装的序号、所属的元件库以及封装和描述等信息。在 P C B 编 辑 器 中，首 先 打
15、开 前 面 设 计 的 P C B 文 件“Mydesign.PCBDOC”，然后执行菜单命令【Reports】【Component Cross Reference】，这时系统将会弹出一个元件交叉参考报表的设置对话框，如图9-12所示。图9-12 元件交叉参考报表设置对话框 可以看出，图9-12所示的元件交叉参考报表设置对话框和图9-10所示的元件报表设置对话框是十分类似的，两者之间的不同之处在于元件交叉参考报表中的元件是完全按照项目中的各个子文件来进行分类的。利用元件交叉参考报表设置对话框来生成的元件交叉参考报表，元件的分类和层次结构更加清晰，因此建议读者使用这种报表形式来作为电路板设计过程
16、中的元件采购清单。9.2.4 层次项目组织报表层次项目组织报表在PCB编辑器中，层次项目组织报表的主要功能是用来给出层次设计项目中的层次设计关系，目的是使得其他的设计人员能够快速地掌握该设计项目。首先打开前面设计的PCB文件“Mydesign.PCBDOC”，然后执行菜单命令【Reports】【Report Project Hierarchy】，这时系统会自动在项目文件夹下生成一个层次项目组织报表文件。一般来讲，这个层次项目组织报表文件的命名原则为：项目文件夹名称PCB板文件名称.R E P，因 此 这 时 生 成 的 报 表 文 件 名 称 为“Z 8 0 Processor(stages)
17、Mydesign.REP”。在项目工作窗口面板中，利用鼠标双击该层次项目组织报表文件，这时就可以在文本编辑器的工作窗口中打开生成的层次项目组织报表文件。这个层次项目组织报表文件的具体内容如下所示：9.2.5 网络状态报表网络状态报表在Protel DXP设计系统中，网路状态报表的主要功能是用来给出PCB板中各个网络所在的工作层面以及它们的长度信息。在PCB板编辑器中，首先打开前面设计的PCB文件“Mydesign.PCBDOC”，然后执行菜单命令【Reports】【Netlist Status】，系统将会生成一个文件名称为“Mydesign.REP”的文件，这个文件将会覆盖以前的报告文件。“M
18、ydesign.REP”文件中给出了当前PCB板的网络状态报表，如下所示：9.2.6 NC钻孔报表钻孔报表在Protel DXP设计系统中，NC钻孔报表的主要功能是用来给出PCB板设计的钻孔资料。现在，PCB板的钻孔工作都是在数控钻孔机上进行的。如果有了NC钻孔报表提供的PCB板钻孔资料，那么加工PCB板时就不需要人工编写钻孔资料，这样可以大大PCB板的加工速度并且能够保证钻孔加工位置的准确性。在 P C B 编 辑 器 中，首 先 打 开 前 面 设 计 的 P C B 文 件“Mydesign.PCBDOC”，然后执行菜单命令【File】【Fabrication Outputs】【NC D
19、rill Files】，这时系统将会弹出数控钻孔设置对话框，如图9-13所示。图9-13 数控钻孔设置对话框 在图9-13所示的设置对话框中，设计人员可以对数控钻孔的使用单位、格式、参考坐标位置等信息进行设置。设置完毕后，单击“OK”按钮即可弹出导入钻孔数据对话框，如图9-14所示。图9-14 导入钻孔数据对话框 单击导入钻孔数据对话框中的“OK”按钮，此时系统将会进入到“CAMtastic1.cam”的编辑界面中，这时这个“CAMtastic1.cam”图形文件和名称为“Mydesign.DDR”的数 控 钻 孔 文 本 文 件 将 会 保 存 在 安 装 目 录 下 的“ExamplesZ
20、80(stages)Project Outputs for Z80 Processor(stages)”中。在上面指定的目录下，找到“Mydesign.DDR”数控钻孔文件并打开，可以看到该文件给出了当前PCB板的NC钻孔报表。这个NC钻孔报表的具体内容如下所示：9.3信号完整性分析信号完整性分析Protel DXP设计系统提供的信号完整性分析功能，可以根据PCB板中的导线长度、工作层面厚度以及铜膜填充厚度等参数计算出导线的阻抗特性；然后将得到的阻抗特性和I/O缓冲器模型来作为信号完整性仿真器的输入，从而能够直接计算出PCB板上任一节点上信号的各种参数；接下来根据得到的参数来衡量PCB板的设计
21、是否满足要求：如果不满足要求，那么可以根据相应的措施来进行补偿；如果满足要求，那么就可以进行后续的设计工作了。9.3.1 设置信号完整性分析规则设置信号完整性分析规则与前面介绍的自动布局和自动布线相类似，设计人员在PCB板上进行信号完整性分析之前，也要先对信号完整性分析的规则进行设置，这样将会大大方便于后续的信号完整性分析工作。同样，信号完整性分析规则也是在图8-17所示的PCB设计规则和约束编辑器对话框中来进行设置的。单击对话框中的【Signal Integrity】规则项左边的按钮，这时将会弹出如图9-15所示的13个信号完整性分析规则。图9-15 信号完整性分析规则（Signal Int
22、egrity）设置下面对这下面对这13种设计规则的设置进行介绍种设计规则的设置进行介绍（1）【Signal Stimulus】规则规则【Signal Stimulus】规则的主要功能是用来设置信号完整性分析中的激励信号。根据前面建立新规则的方法，在【Signal Stimulus】规则选项下添加一个【SignalStimulus】新规则。在新建立的规则子项下单击鼠标左键，这时对话框的右侧将会弹出如图9-16所示的规则编辑界面。图9-16 【SignalStimulus】规则的编辑界面【Constraints】区域的功能是用来设置激励信号的各项参数，这个区域包括以下5项参数设置：“Stimulu
23、s Kind”选择栏：用来设置激励信号的信号种类。单击选择栏右侧的下拉按钮，可以看出系统为设计人员提供了3种信号种类，它们分别是直流信号（Constant Level）、单脉冲信号（Single Pulse）和周期脉冲信号（Periodic Pulse）。“Start Level”选择栏：用来设置激励信号的起始电平。单击选择栏右侧的下拉按钮，可以看出系统为设计人员提供了两种选择，即低电平（Low Level）和高电平（High Level）。“Start Time(s)”输入栏：用来设置激励信号的开始时间。“Stop Time(s)”输入栏：用来设置激励信号的结束时间。“Period Time
24、(s)”输入栏：用来设置激励信号的周期。（2）【Overshoot-Falling Edge】规则规则【Overshoot-Falling Edge】规则的主要功能是用来设置信号下降沿的最大过冲值。首先在【Overshoot-Falling Edge】规则下添加一个【OvershootFalling】新规则；然后单击该新规则，这时对话框的右侧会弹出如图9-17所示的规则编辑界面。图9-17 【OvershootFalling】规则的编辑界面在图9-17所示的编辑界面中，由于规则名称和【Where the First object matches】两个区域中的各项内容设置与前面的编辑界面是相同的
25、，因此就不进行介绍了，这里只介绍【Constraints】区域。不难看出，【Constraints】区域中只含有一个“Maximum（Volts）”输入栏，它的功能是用来设置信号下降沿的最大过冲值。（3 3）【Overshoot-Rising Edge】规则规则【Overshoot-Rising Edge】规则的主要功能是用来设置信号上升沿的最大过冲值。首先在【Overshoot-Rising Edge】规则下添加一个【OvershootRising】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-18所示，其他部分则与前面的编辑界面相同。【Constraint
26、s】区域中只含有一个“Maximum（Volts）”输入栏，它的功能是用来设置信号上升沿的最大过冲值。图9-18 【OvershootRising】编辑界面中的【Constraints】区域（4）【Undershoot-Falling Edge】规则规则【Undershoot-Falling Edge】规则的主要功能是用来设置信号下降沿的最大下冲值。首先在【Undershoot-Falling Edge】规则下添加一个【UndershootFalling】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-19所示，其他部分则与前面的编辑界面相同。【Constrai
27、nts】区域中只含有一个“Maximum（Volts）”输入栏，它的功能是用来设置信号下降沿的最大下冲值。图9-19 【UndershootFalling】编辑界面中的【Constraints】区域（5）【Undershoot-Rising Edge】规则【Undershoot-Rising Edge】规则的主要功能是用来设置信号上升沿的最大下冲值。首先在【Undershoot-Rising Edge】规则下添加一个【UndershootRising】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-20所示，其他部分则与前面的编辑界面相同。在【Undershoo
28、t-Rising Edge】新建子规则的编辑界面中，【Constraints】区域中也只包含有一个“Maximum（Volts）”输入栏，它的功能是用来设置信号上升沿的最大下冲值。图9-20 【UndershootRising】编辑界面中的【Constraints】区域（6）【Impedance】规则规则【Impedance】规则的主要功能是用来设置电路所允许的最小和最大阻抗。一般来说，阻抗与导体的几何形状、电导率以及导体外的绝缘层材料有关。首先在【Impedance】规则下添加一个【MaxMinImpedance】新规则；然后单击该新规则，这时对话框的右侧将会弹出如图9-21所示的规则编辑界
29、面。图9-21 【MaxMinImpedance】规则的编辑界面【Constraints】区域的功能是用来设置电路允许阻抗的最小值和最大值，这个区域只包括下面两项设置：“Minimum(Ohms)”输入栏：用来设置允许阻抗的最小值。“Maximum(Ohms)”输入栏：用来设置允许阻抗的最大值。（7）【Signal Top Value】规则规则【Signal Top Value】规则的主要功能是用来设置高电平信号的最小电压值。首先在【Signal Top Value】规则下添加一个【SignalTopValue】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-2
30、2所示，其他部分则与前面的编辑界面相同。【Constraints】区域中只含有一个“Minimum（Volts）”输入栏，它的功能是用来设置高电平信号的最小电压值。图9-22 【SignalTopValue】编辑界面中的【Constraints】区域（8）【Signal Base Value】规则规则【Signal Base Value】规则的主要功能是用来设置电路中信号基值电压的最大值。首先在【Signal Base Value】规则下添加一个【SignalBaseValue】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-23所示，其他部分则与前面的编辑界面
31、相同。【Constraints】区域中只包含有一个“Maximum（Volts）”输入栏，它的功能是用来设置信号基值电压的最大值。图9-23 【SignalBaseValue】编辑界面中的【Constraints】区域（9 9）【Flight Time-Rising EdgeFlight Time-Rising Edge】规则规则【Flight Time-Rising Edge】规则的主要功能是用来设置电路中信号上升沿的最大延迟时间。首先在【Flight Time-Rising Edge】规则下添加一个【FlightTimeRising】新规则；然后单击该新规则，这时对话框右侧的【Constr
32、aints】区域如图9-24所示，其他部分则与前面的编辑界面相同。【Constraints】区域中只包含有一个“Maximum（seconds）”输入栏，它的功能是用来设置信号上升沿的最大延迟时间。图9-24 【FlightTimeRising】编辑界面中的【Constraints】区域（10）【Flight Time-Falling EdgeFlight Time-Falling Edge】规则规则【Flight Time-Falling Edge】规则的主要功能是用来设置电路中信号下降沿的最大延迟时间。首先在【Flight T i m e-F a l l i n g E d g e】规 则
33、 下 添 加 一 个【FlightTimeFalling】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-25所示，其他部分则与前面的编辑界面相同。【Constraints】区域中只包含有一个“Maximum（seconds）”输入栏，它的功能是用来设置信号下降沿的最大延迟时间。图9-25 【FlightTimeFalling】编辑界面中的【Constraints】区域（11）【Slope-Rising Edge】规则规则【Slope-Rising Edge】规则的主要功能是用来设置信号上升沿从阈值电压上升到高电平电压的最大延迟时间。首先在【Slope-Risi
34、ng Edge】规则下添加一个【SlopeRising】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-26所示，其他部分则与前面的编辑界面相同。【Constraints】区域中只包含有一个“Maximum（seconds）”输入栏，它的功能是用来设置信号上升沿从阈值电压上升到高电平电压的最大延迟时间。图9-26 【SlopeRising】编辑界面中的【Constraints】区域（12）【Slope-Falling Edge】【Slope-Falling Edge】规则的主要功能是用来设置信号下降沿从阈值电压下降到低电平电压的最大延迟时间。首先在【Slope-
35、Falling Edge】规则下添加一个【SlopeFalling】新规则；然后单击该新规则，这时对话框右侧的【Constraints】区域如图9-27所示，其他部分则与前面的编辑界面相同。【Constraints】区域中只包含有一个“Maximum（seconds）”输入栏，它的功能是用来设置信号下降沿从阈值电压下降到低电平电压的最大延迟时间。图9-27 【SlopeFalling】编辑界面中的【Constraints】区域（13）【Supply Nets】规则规则【Supply Nets】规则的主要功能是用来设置PCB板中电源网络的电压值。这里首先在【Supply Nets】规则下添加一个
36、【SupplyNets】新规则；然后单击该新规则，这时对话框右侧的编辑界面如图9-28所示。【Constraints】区域中只包含有一个“Voltage”输入栏，它的功能是用来设置PCB板中电源网络的电压值。图9-28 【SupplyNets】规则的编辑界面 通过上面各个信号完整性分析规则的编辑界面，设计人员可以按照设计的要求来进行规则的设置工作，然后单击按钮 即可将信号完整性分析规则的设置记录下来，接下来便可以在以后的信号完整性分析中使用这些规则。9.3.3 信号完整性分析工具信号完整性分析工具设置完信号完整性分析规则后，执行菜单命令【Tools】【Signal Integrity】【Set
37、up and Run】，系统将会启动信号完整性分析过程，这时将会出现如图9-29所示的错误警告信息对话框。图9-29 错误警告信息对话框图9-29所示的对话框中提示设计人员发现了一些警告信息，询问是否继续进行操作。通常情况下，设计人员可以不用理会这些警告信息，可以直接单击“Yes”按钮进入到下一步操作。单击“Yes”按钮后，这时系统将会弹出信号完整性分析设置对话框，如图9-30所示。图9-30 信号完整性分析设置对话框 下面将对图9-30所示的信号完整性分析设置对话框中的各个区域和功能按钮进行一下介绍。（1 1）【AnalysesAnalyses】区域区域【Analyses】区域的主要功能是用
38、来设置信号完整性分析的仿真文本文件。可以看出，这个区域包括一个仿真文本文件列表和两个功能按钮。仿真文本文件列表仿真文本文件列表：用来列出进行信号完整性分析的各个仿真文本文件。对于每一个仿真文本文件来说，列表将会列出它的文件名称（Analysis）、文件类型（Type）、是否使能（Enables）复选框和是否产生报告对话框（Reports）。对于文件类型（Type）来说，单击右边的下拉按钮，这时将会弹出两个选项：“Reflection”和“Crosstalk”。其中，选项“Reflection”表示系统将对信号进行反射仿真分析；而选项“Crosstalk”则表示系统将对信号进行串扰仿真分析。按钮
39、：用来添加新的仿真文本文件。按钮：用来删除选中的仿真文本文件。（2 2）【Selected AnalysisSelected Analysis】区域区域【Selected Analysis】区域的主要功能是用来设置进行信号完整性分析的网络和与仿真有关的一些参数。这个区域包括3个列表框和11个功能按钮，它们的具体功能如下所示：网络标号列表：它的功能是用来列出当前PCB板中的所有网络标号，以便设计人员选择进行信号完整性分析的网络。这个网络标号列表的下部有一个功能按钮，它的功能是用来选择成组的网络标号。已选择的网络列表：它的功能是用来列出要进行信号完整性分析的网络。这个网络列表列出了每个网络的网络标
40、号、导线总长度和平均阻抗。元件引脚列表：它的功能是用来列出与上面所选网络相连接的所有元件引脚。这个元件引脚列表列出了与所选网络相连的元件序号、元件引脚标号、引脚方向和注释文字。按钮：用来将网络标号列表的所有网络添加到已选择的网络列表中。按钮：用来将选择的网络添加到已选择的网络列表中。按钮：用来将已选择网络列表中的一个已选网络移除。按钮：用来将所有添加到已选择网络列表中的网络移除。按钮：用来对已选择网络列表中的所有网络的信号完整性分析有一个总体的浏览。例如，当添加完网络标号“A0”、“A1”、“A2”、“A3”、“A4”和“A5”后，单击 按钮即可弹出如图9-31所示的“Screening”对话
41、框。可以看出，该对话框列出了已选网络的所有信号完整性分析的结果。图9-31 “Screening”对话框 按钮：用来定义已选择网络列表中的一个已选网络标号，定义这个选项的目的是为了便于设计人员识别其他网络信号造成的串扰情况。按钮：用来标识所定义的网络标号是唯一有激励的网络标号，定义这个选项的目的也是便于设计人员识别其他网络信号造成的串扰情况。按钮：用来更改元件引脚的输入/输出属性。按钮：用来对所选择的网络及其相连的元件引脚进行编辑。例如，当选择已选择网络列表中的网络“A0”后，单击 按钮将会弹出如图9-32所示的编辑缓冲器。不难看出，设计人员可以在这个编辑缓冲器中对所选网络的信息进行编辑。按钮
42、：用来对信号完整性分析过程中发生严重信号畸变的网络采取相应的电路补偿措施，从而改善电路的性能。图9-32 编辑缓冲器（3 3）信号完整性分析参数设置对话框）信号完整性分析参数设置对话框信号完整性分析参数设置对话框的主要功能是用来对信号完整性分析过程中的一些参数进行设置。在PCB编辑器中，单击图9-30所示对话框中的 按钮，这时系统将会弹出信号完整性分析参数设置对话框，如图9-33所示。图9-33 信号完整性分析参数设置对话框 这个参数设置对话框中包括这个参数设置对话框中包括6 6个标签，它们分别是：个标签，它们分别是：“GeneralGeneral”标签（标签（）“General”标签页的主要
43、功能是用来设置信号完整性分析时所用的基本单位和设置错误信息的显示方式，如图9-33所示。不难看出，这个标签页中只包括以下4个选项：“Show Hints”复选框：用来设置是否显示错误信息的具体细节。“Show Warnings”复选框：用来设置是否显示警告信息。“mil”选择项：用来将信号完整性分析时所用的基本单位设置为英制中的mil。“mm”选择项：用来将信号完整性分析时所用的基本单位设置为公制中的mm。“Configuration”标签（）“Configuration”标签页的主要功能是用来设置信号完整性分析时的仿真时间参数和传输线参数，如图9-34所示。图9-34 “Configurat
44、ion”标签页的具体内容这个标签页包括以下这个标签页包括以下5 5个输入栏：个输入栏：“Ignore Stubs”输入栏：用来定义信号完整性分析时传输线的最短长度。如果分析过程中传输线长度小于这个最短长度，那么仿真时将被认为是0。“Total Time”输入栏：用来设置信号完整性分析时的总时间。“Time Step”输入栏：用来设置信号完整性分析时的时间步长。“Max Distance”输入栏：用来设置串扰分析时传输线间的最大长度。如果分析过程中传输线间的距离大于这个最大长度，那么这时的串扰将被忽略。一般情况下，系统的默认值为100mm。“Min Length”输入栏：用来设置串扰分析时传输线
45、间的最小长度。如果分析过程中传输线间的距离小于这个最小长度，那么这时的串扰将被忽略。一般情况下，系统的默认值为100um。“ReportsReports”标签（标签（）“Reports”标签页的主要功能是用来设置与信号完整性分析报告有关的一些具体参数，如图9-35所示。图9-35 “Reports”标签页的具体内容这个标签页主要包括以下选项：这个标签页主要包括以下选项：“Net Screening”复选框：用来设置是否生成网络总体浏览报告文件。“Impedance”复选框：用来设置是否生成阻抗报告文件。“Voltage”复选框：用来设置是否生成电压报告文件。“Timing”复选框：用来设置是否
46、生成时间报告文件。“Layer Stack”复选框：用来设置是否生成工作层面堆栈报告文件。“Net Data”复选框：用来设置是否生成网络数据报告文件。“Crosstalk”复选框：用来设置是否生成串扰报告文件。“Show as CSV”复选框：用来设置报告文件是否以CSV形式显示。“Show Date/Page”复选框：用来设置报告文件是否每页都显示日期。“Pagination”复选框：用来设置报告文件是否每页都标注页数。“Line/Page”输入栏：用来设置报告文件每页显示的具体行数。“IntegrationIntegration”标签（标签（）“Integration”标签页的主要功能是
47、用来设置信号完整性分析的具体方式，如图9-36所示。不难看出，系统为设计人员提供了4种方式，它们分别是“Trapeziodal”方式、“Gears Method 1st Order”方式、“Gears Method 2nd Order”方式和“Gears Method 3rd Order”方式。图9-36 “Integration”标签页的具体内容“AccuracyAccuracy”标签（标签（）“Accuracy”标签页的主要功能是用来设置进行信号完整性分析时系统的仿真精度，如图9-37所示。图9-37 “Accuracy”标签页的具体内容从图从图9-379-37中可以看出，这个标签页主要包
48、括以下几项精度中可以看出，这个标签页主要包括以下几项精度设置：设置：“RELTOL”输入栏：用来设置信号完整性分析时计算电压和电流值的相对误差。“ABSTOL”输入栏：用来设置信号完整性分析时计算电流值的绝对误差。“VNTOL”输入栏：用来设置信号完整性分析时计算电压值的绝对误差。“TRTOL”输入栏：用来设置信号完整性分析时影响估算错误的因数。“NRVABS”输入栏：用来设置信号完整性分析时使用Newton-Raphson算法的最上级错误边界。一般情况下，系统的默认值为0.001。“DTMIN”输入栏：用来设置信号完整性分析时系统允许的最小步进时间。“ITL”输入栏：用来设置信号完整性分析时
49、使用Newton-Raphson算法所允许的最大重复数。一般情况下，系统的默认值为100。“LIMPTS”输入栏：用来设置信号完整性分析时输出文件中的每一个电压曲线所允许的电压的最大值。“DC AnalysisDC Analysis”标签（标签（）“DC Analysis”标签页的主要功能是用来设置进行信号完整性分析时的直流分析参数，如图9-38所示。图9-38 “DC Analysis”标签页的具体内容 从图从图9-389-38中可以看出，这个标签页主要包括以下参数设置中可以看出，这个标签页主要包括以下参数设置：“RAMP_FACT”输入栏：用来设置直流分析时的倾斜长度控制。“DELTA_D
50、C”输入栏：用来设置直流分析时的步进时间宽度。“ZLINE_DC”输入栏：用来设置直流分析时的传输线阻抗。“ITL_DC”输入栏：用来设置直流分析时使用Newton-Raphson算法所允许的最大重复数。一般情况下，系统的默认值为10000。“DELTAV_DC”输入栏：用来设置直流分析时两次步进时间之间的电压的绝对容差。“DELTAI_DC”输入栏：用来设置直流分析时两次步进时间之间的电流的绝对容差。“DV_ITERAT_DC”输入栏：用来设置直流分析时每次重复电压的绝对容差。9.3.3 进行信号完整性分析进行信号完整性分析在图9-30所示的信号完整性分析设置对话框中，将网络标号列表中的网络
