1、半导体制造工艺流程 半导体相关知识半导体相关知识 本征材料：纯硅 9-10个9 250000.cm N型硅： 掺入V族元素-磷P、砷As、锑 Sb P型硅： 掺入 III族元素镓Ga、硼B PN结： N P - - - - - - + + + + + 半半 导体元件制造过程可分为导体元件制造过程可分为 前段（前段（Front End）制程）制程 晶圆处理制程（晶圆处理制程（Wafer Fabrication；简称；简称 Wafer Fab）、）、 晶圆针测制程（晶圆针测制程（Wafer Probe）；）； 後段（後段（Back End） 构装（构装（Packaging）、）、 测试制程（测试制
2、程（Initial Test and Final Test） 一、晶圆处理制程一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ， 以微处理器（Microprocessor）为例，其所需处理 步骤可达数百道，而其所需加工机台先进且昂贵， 动辄数千万一台，其所需制造环境为为一温度、湿 度与 含尘（Particle）均需控制的无尘室（Clean- Room），虽然详细的处理程序是随著产品种类与所 使用的技术有关；不过其基本处理步骤通常是晶圆 先经过适 当的清洗（Cleaning）之後，接著进行
3、氧 化（Oxidation）及沈积，最後进行微影、蚀刻及离 子植入等反覆步骤，以完成晶圆上电路的加工与制 作。 二、晶圆针测制程二、晶圆针测制程 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒 三、三、IC
4、构装制程构装制程 IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路 目的：是為了製造出所生產的電路的保 護層，避免電路受到機械性刮傷或是高 溫破壞。 半导体制造工艺分类 PMOS型 双极型 MOS型 CMOS型 NMOS型 BiMOS 饱和型 非饱和型 TTL I2L ECL/CML 半导体制造工艺分类 一 双极型IC的基本制造工艺： A 在元器件间要做电隔离区（PN结隔离、 全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、 TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二 M
5、OSIC的基本制造工艺： 根据栅工艺分类 A 铝栅工艺 B 硅 栅工艺 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D 半导体制造工艺分类 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础 双极型集成电路和MOS集成电 路优缺点 双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路 低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低 半导体制造环境要求 主要污染源：微尘颗粒、中金属离子、有 机物残
6、留物和钠离子等轻金属例子。 超净间：洁净等级主要由 微尘颗粒数/m3 0.1um 0.2um 0.3um 0.5um 5.0um I级 35 7.5 3 1 NA 10 级 350 75 30 10 NA 100级 NA 750 300 100 NA 1000级 NA NA NA 1000 7 半半 导体元件制造过程导体元件制造过程 前段（前段（Front End）制程）制程-前工序 晶圆处理制程（晶圆处理制程（Wafer Fabrication； 简称简称 Wafer Fab） 典型的PN结隔离的掺金TTL电路工艺流程 一次氧化 衬底制备 隐埋层扩散 外延淀积 热氧化 隔离光刻 隔离扩散 再
7、氧化 基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散 反刻铝 接触孔光刻 铝淀积 隐埋层光刻 基区光刻 再分布及氧化 铝合金 淀积钝化层 中测 压焊块光刻 横向晶体管刨面图 C B E N P PNP P+ P+ P P 纵向晶体管刨面图 C B E N P C B E N P N+ p+ NPN PNP NPN晶体管刨面图 AL SiO2 B P P+ P-SUB N+ E C N+-BL N-epi P+ 1.衬底选择 P型Si 10.cm 111晶向,偏离2O5O 晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产
8、生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的多晶 硅。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片 第一次光刻N+埋层扩散孔 1。减小集电极串联电阻 2。减小寄生PNP管的影响 SiO2 P-SUB N+-BL 要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗 去膜-清洗N+扩散(P) 外延层淀积 1。VPE（Vaporous
9、phase epitaxy) 气相外延生长硅 SiCl4+H2Si+HCl 2。氧化 TepiXjc+Xmc+TBL-up+tepi-ox SiO2 N+-BL P-SUB N-epi N+-BL 第二次光刻P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离. SiO2 N+-BL P-SUB N-epi N+-BL N-epi P+ P+ P+ 涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗 去膜-清洗P+扩散(B) 第三次光刻P型基区扩散孔 决定NPN管的基区扩散位置范围 SiO2 N+-BL P-SUB N-epi N+-BL P+ P+ P+ P P 去SiO2氧化-涂胶烘烤-掩膜
10、（曝光）-显影-坚膜 蚀刻清洗去膜清洗基区扩散(B) 第四次光刻N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 AlN-Si 欧姆接触：ND1019cm-3， SiO2 N+-BL P-SUB N-epi N+-BL P+ P+ P+ P P N+ 去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗扩散 第五次光刻引线接触孔 SiO2 N+ N+-BL P-SUB N-epi N+-BL P+ P+ P+ P P N-epi 去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗 第六次光刻金属化内连线：反刻铝 SiO2 AL N+ N+-BL
11、 P-SUB N-epi N+-BL P+ P+ P+ P P N-epi 去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗蒸铝 CMOS工艺集成电路 CMOS集成电路工艺 -以P阱硅栅CMOS为例 1。光刻I-阱区光刻，刻出阱区注入孔 N-Si N-Si SiO2 CMOS集成电路工艺 -以P阱硅栅CMOS为例 2。阱区注入及推进，形成阱区 N-Si P- CMOS集成电路工艺 -以P阱硅栅CMOS为例 3。去除SiO2，长薄氧，长Si3N4 N-Si P- Si3N4 CMOS集成电路工艺 -以P阱硅栅CMOS为例 4。光II-有源区光刻 N-Si P- Si3N4 C
12、MOS集成电路工艺 -以P阱硅栅CMOS为例 5。光III-N管场区光刻，N管场区注入， 以提高场开启，减少闩锁效应及改善阱 的接触。 光刻胶 N-Si P- B+ CMOS集成电路工艺 -以P阱硅栅CMOS为例 6。光III-N管场区光刻，刻出N管场区 注入孔； N管场区注入。 N-Si P- CMOS集成电路工艺 -以P阱硅栅CMOS为例 7。光-p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。 N-Si P- B+ CMOS集成电路工艺 -以P阱硅栅CMOS为例 8。光-多晶硅光刻，形成多晶硅栅及 多晶硅电阻 多晶硅 N-Si P- CMOS集成电路工艺 -以P阱硅栅
13、CMOS为例 9。光I-P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。 N-Si P- B+ CMOS集成电路工艺 -以P阱硅栅CMOS为例 10。光-N管场区光刻，N管场区注入， 形成NMOS的源、漏区及N+保护环。 光刻胶 N-Si P- As CMOS集成电路工艺 -以P阱硅栅CMOS为例 11。长PSG（磷硅玻璃）。 PSG N-Si P+ P- P+ N+ N+ CMOS集成电路工艺 -以P阱硅栅CMOS为例 12。光刻-引线孔光刻。 PSG N-Si P+ P- P+ N+ N+ CMOS集成电路工艺 -以P阱硅栅CMOS为例 13。光刻-引线孔光刻（反刻AL）。
14、 PSG N-Si P+ P- P+ N+ N+ VDD IN OUT P N S D D S 集成电路中电阻1 AL SiO2 R+ P P+ P-SUB N+ R- VCC N+-BL N-epi P+ 基区扩散电阻 集成电路中电阻2 SiO2 R N+ P+ P-SUB R N+-BL N-epi P+ 发射区扩散电阻 集成电路中电阻3 基区沟道电阻 SiO2 R N+ P+ P-SUB R N+-BL N-epi P+ P 集成电路中电阻4 外延层电阻 SiO2 R P+ P-SUB R N-epi P+ P N+ 集成电路中电阻5 MOS中多晶硅电阻 SiO2 Si 多晶硅 氧化层
15、其它：MOS管电阻 集成电路中电容1 SiO2 A- P+ P-SUB B+ N+-BL N+E P+ N P+-I A- B+ Cjs 发射区扩散层隔离层隐埋层扩散层PN电容 集成电路中电容2 MOS电容 Al SiO2 AL P+ P-SUB N-epi P+ N+ N+ 主要制程介绍 矽晶圓材料（Wafer） 圓晶是制作矽半導體IC所用之矽晶片，狀似圓 形，故稱晶圓。材料是矽， IC （Integrated Circuit）厂用的矽晶片即 為矽晶體，因為整片的矽晶片是單一完整的晶 體，故又稱為單晶體。但在整體固態晶體內， 眾多小晶體的方向不相，則為复晶體（或多晶 體）。生成單晶體或多晶體
16、与晶體生長時的溫 度，速率与雜質都有關系。 一般清洗技术 工艺 清洁源 容器 清洁效果 剥离光刻胶 氧等离子体 平板反应器 刻蚀胶 去聚合物 H2SO4:H2O=6:1 溶液槽 除去有机物 去自然氧化层 HF:H2O300 ULSI特 107109 GSI巨大规模 109 集成电路相关知识3 摩尔定律 集成电路的集成度每三年提高四倍,加工 的特征尺寸缩小为1/SQRT2. 1965年以来证明了其的存在。 微处理器发展年表 发布年代 型号 晶体管数/个 特征尺寸um 1971 4004 2 250 8.0 1972 8008 3 000 8.0 1974 8080 4 500 6.0 1976
17、8085 7 000 4.0 1978 8086 29 000 4.0 1982 80286 134 000 1.5 1985 80386 275 000 1.5 1989 80486 1 200 000 1.0 1993 Pentium 3 100 000 0.8 1995 Pentium Pro 5 500 000 0.6 1997 Pentium II 7 500 000 0.35 1999 Pentium III 24 000 000 0.25 2000 Pentium IV 42 000 000 0.18 2002 Pentium IV 55 000 000 0.13 90纳米对半导体厂商来说，是更加尖端的技术领域，过去工 艺都以“微米”做单位，微米(mm)是纳米(nm)的1000倍。我 们常以工艺线宽来代表更先进的半导体技术，如0.25微米、 0.18微米、0.13微米，0.13微米以下的更先进工艺则进入了纳 米领域。 Best Wish For You
