1、常用组合逻辑电路-编码器和译码器编码器的概念与类型编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器二进制编码器二-十进制编码器优先编码器编码器(即Encoder)被编信号二进制代码编码器常用组合逻辑电路-编码器二进制编码器（84218421编码）3位二进制编码器有8个输入端，3个输出端，所以常称为8线3线编码器，其功能真值表见右表：（输入为高电平有效）用门电路实现逻辑电路：用门电路实现逻辑电路：I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 码编码器二十进制编码器I0省略不画输出 4 位二进制代码原码输出1001100000000000010100
2、0000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入被编信号高电平有效将 0 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。允许同时输入两个以上信号，并按优先级输出允许同时输入两个以上信号，并按优先级输出一般数大优先集成优先编码器举例74LS148（8线-3线）优先编码器优先编码器注意：该电路为反码输出。EI为使能输入端(低电平有效)，E
3、O为使能输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。集成优先编码器举例集成优先编码器举例74LS148（8线线-3线）线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(低电平有效)，GS为优先编码工作标志(低电平有效)。CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二-十进制优先编码器十进制优先编码器 CT74LS147I9=1，I8=0 时，不论 I0 I7 为 0 还是1，电路只对 I8 进行编码，输出反码 0111。反码输出被编信号输入，(省略了 I0)，低电平有效。01111111111101011111111100
4、01111111101101111110010111110100111100001110Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入I9=0 时，不论其他 Ii 为 0 还是 1，电路只对 I9 进行编码，输出 Y3Y2Y1Y0=0110，为反码，其原码为 1001。111010011001111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为 I9、I8、I7、I6、I5、I4、I3、I2、I1、I0。译码是编码的逆过程。将表示特定意义信息的二进制代码翻译出来。实
5、现译码功能的电路译码器二进制译码器二-十进制译码器数码显示译码器译码器(即 Decoder)二进制代码与输入代码对应的特定信息译码器译码器的概念与类型译码器CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图3 线 8 线译码器 CT74LS138 简介3 位二进制码输入端8 个译码输出端低电平有效。使能端 STA 高电平有效，STB、STC 低电平有效，即当 STA=1，STB=STC =0 时译码，否则禁止译码。CD4511/74HC4511 显示译码器显示译码器测试灯消隐锁定1.半加器能对两个1位二进制数进行相加而
6、求得和及进位的逻辑电路称为半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS?=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数本位的和向高位的进位2.全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位
7、。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。1.1位数值比较器设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。A BL1(AB)L2(AB)L3(A=B)0 00 11 01 10 0 10 1 01 0 00 0 1数值比较器集成比较器集成比较器 16 15 14 13 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB AB A=B AB AB AB A=B A1 VSS(b)CMOS数值比较器引脚图比较器比较器在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大
8、小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。4选1数据选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表逻辑表达式地址变量输入数据由地址码决定从路输入中选择哪路输出。数据选择器集成数据选择器集成数据选择器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D
9、0 1Y GND集成双4选1数据选择器74LS153输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y0。集成集成8选选1数数据选择器据选择器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND?70012701210120iiimDAAADAAADAAADY?70012701210120
10、iiimDAAADAAADAAADY?S0 时S1 时，选择器被禁止，无论地址码是什么，Y总是等于 0输 入输 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D74LS151的真值表数据选择器小结数据选择器是能够从来自不同地址的多路数字信数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。择控制信号决定。
