1、lPIE工艺整合工程师工艺整合工程师101个问答题个问答题 Question Question AnswerAnswer&11.何谓何谓PIE?PIE的主要工作是什的主要工作是什么么?l答：答：Process Integration Engineer(工艺整合工程师工艺整合工程师),主要工作是整合各部门的主要工作是整合各部门的资源资源,对工艺持续进行改善对工艺持续进行改善,确保产品的良率（确保产品的良率（yield）稳定良好。稳定良好。22.200mm，300mm Wafer 代表何意义代表何意义?l答：答：8吋硅片吋硅片(wafer)直直径为径为 200mm,直径为直径为 300mm硅片即硅
2、片即12吋吋。33.目前中芯国际现有的三个工厂采用多少目前中芯国际现有的三个工厂采用多少mm的硅片的硅片(wafer)工艺？未来北京的工艺？未来北京的Fab4(四厂四厂)采用多少采用多少mm的的wafer工艺？工艺？l答：当前答：当前13厂为厂为200mm(8英寸英寸)的的wafer,工艺水平已达工艺水平已达0.13um工艺。未来北京厂工艺工艺。未来北京厂工艺wafer将将使用使用300mm(12英寸英寸)。44.我们为何需要我们为何需要300mm?l答：答：wafer size 变大，单一变大，单一wafer 上的芯片数上的芯片数(chip)变多，单位成变多，单位成本降低本降低200300
3、面积增加面积增加2.25倍倍,芯片数目约增加芯片数目约增加2.5倍倍 200mm300mm8 81212200mm300mm8 81212588 die200-mm wafer232 die300-mm waferIncrease in Number of Chips on Larger Wafer Diameter目的：降低成本目的：降低成本65.所谓的所谓的0.13 um 的工艺能力的工艺能力(technology)代表的是什么意义？代表的是什么意义？l答：是指工厂的工艺能力答：是指工厂的工艺能力可以达到可以达到0.13 um的栅极线的栅极线宽。当栅极的线宽做的越宽。当栅极的线宽做的越小时
4、，整个器件就可以变小时，整个器件就可以变的越小，工作速度也越快。的越小，工作速度也越快。7 6.0.35um0.25um0.18um0.15um0.13um 的的technology改变又代表的是什么意义？改变又代表的是什么意义？l答：栅极线的宽（该尺寸的大小代答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从小时，工艺的难度便相对提高。从0.35um0.25um0.18um0.15um 0.13um 代表着每一个阶段工艺能代表着每一个阶段工艺能力的提升。力的提升。87.一般的硅片一般的硅片(wafer)基材基材(subst
5、rate)可可区分为区分为N,P两种类型（两种类型（type）,何谓何谓 N,P-type wafer?l答：答：N-type wafer 是指掺杂是指掺杂 negative元素元素(5价电荷元素，价电荷元素，例如：例如：P、As)的硅片的硅片,P-type 的的wafer 是指掺杂是指掺杂 positive 元素元素(3价电荷元素价电荷元素,例如：例如：B、In)的硅片。的硅片。98.工厂中硅片（工厂中硅片（wafer）的制造过）的制造过程可分哪几个工艺过程程可分哪几个工艺过程(module)？l答：主要有四个部分：答：主要有四个部分：DIFF（扩散）、（扩散）、TF(薄膜薄膜)、PHOTO
6、（光刻）、（光刻）、ETCH（刻蚀）。其中（刻蚀）。其中DIFF又包括又包括FURNACE(炉管炉管)、WET(湿刻湿刻)、IMP(离离子注入子注入)、RTP(快速热处理快速热处理)。TF包括包括PVD(物理物理气相淀积气相淀积)、CVD(化学气相淀积化学气相淀积)、CMP(化学机化学机械研磨械研磨)。硅片的制造就是依据客户的要求，不断。硅片的制造就是依据客户的要求，不断的在不同工艺过程（的在不同工艺过程（module）间重复进行的生产）间重复进行的生产过程，最后再利用电性的测试，确保产品良好。过程，最后再利用电性的测试，确保产品良好。10ImplantDiffusionTest/SortEt
7、chPolishPhotoCompleted waferUnpatterned waferWafer startThin FilmsWafer fabrication(front-end)光刻占成本119.一般硅片的制造常以几一般硅片的制造常以几P几几M 及光罩层数及光罩层数(mask layer)来代表硅片工艺的时间长短，来代表硅片工艺的时间长短，请问几请问几P几几M及光罩层数及光罩层数(mask layer)代表代表什么意义？什么意义？l答：几答：几P几几M代表硅片的制造有几层的代表硅片的制造有几层的Poly(多晶硅多晶硅)和几层的和几层的metal(金属导线金属导线).一般一般0.15u
8、m 的逻辑产品为的逻辑产品为1P6M(1层的层的Poly和和6层的层的metal)。而光罩层数（。而光罩层数（mask layer）代表硅片的制造必需经过几次的）代表硅片的制造必需经过几次的PHOTO（光刻）（光刻）1210.Wafer下线的第一道步骤是形成下线的第一道步骤是形成start oxide 和和zero layer?其中其中start oxide 的目的的目的是为何？是为何？l答：答：不希望有机成分的不希望有机成分的光刻胶直接碰触光刻胶直接碰触Si 表面。表面。l 在在laser刻号过程中刻号过程中,亦亦可避免被产生的粉尘污染。可避免被产生的粉尘污染。1311.为何需要为何需要ze
9、ro layer?l答：芯片的工艺由许多不同答：芯片的工艺由许多不同层次堆栈而成的层次堆栈而成的,各层次之间各层次之间以以zero layer当做对准的基准。当做对准的基准。1412.Laser mark是什么用途是什么用途?Wafer ID 又代表什么意义又代表什么意义?l答：答：Laser mark 是用来刻是用来刻wafer ID（ID是英文是英文IDentity的缩写的缩写,ID是身份标识号码的意思是身份标识号码的意思.）,Wafer ID 就如同硅片的身份证一样就如同硅片的身份证一样,一个一个ID代表一片硅片的身份。代表一片硅片的身份。1513.一般硅片的制造一般硅片的制造(wafe
10、r process)过程包含哪些主要部分？过程包含哪些主要部分？l答：答：前段前段（frontend）-元器元器件件(device)的制造过程。的制造过程。后段后段（backend）-金属导线的连接金属导线的连接及护层（及护层（passivation）1614.前段（前段（frontend）的工艺大致）的工艺大致可区分为那些部份可区分为那些部份?l答：答：STI的形成的形成(定义定义AA区域及区域及器件间的隔离器件间的隔离)阱区离子注入阱区离子注入（well implant）用以调整电性）用以调整电性l栅极栅极(poly gate)的形成的形成 源源/漏极（漏极（source/drain）的形
11、成）的形成硅化物硅化物(salicide)的形成的形成1715.STI 是什么的缩写是什么的缩写?为何需要为何需要STI?l答：答：STI:Shallow Trench Isolation(浅沟道隔离浅沟道隔离)，STI可以当做两个组件可以当做两个组件（device）间的阻隔）间的阻隔,避免避免两个组件间的短路两个组件间的短路.1816.AA 是哪两个字的缩写是哪两个字的缩写?简单说明简单说明 AA 的用途的用途?l答：答：Active Area,即有源区，即有源区，是用来建立晶体管主体的位是用来建立晶体管主体的位置所在，在其上形成源、漏置所在，在其上形成源、漏和栅极。两个和栅极。两个AA区之
12、间便是区之间便是以以STI来做隔离的。来做隔离的。1917.在在STI的刻蚀工艺过程中，的刻蚀工艺过程中，要注意哪些工艺参数？要注意哪些工艺参数？l答：答：STI etch（刻蚀）的角（刻蚀）的角度；度；STI etch 的深度；的深度；STI etch 后的后的CD尺寸大小尺寸大小控制。控制。(CD control,CD=critical dimension)2018.在在STI 的形成步骤中有一道的形成步骤中有一道liner oxide（线（线形氧化层）形氧化层）,liner oxide 的特性功能为何？的特性功能为何？l答：答：Liner oxide 为为1100,120 min 高温炉
13、管形成的氧化高温炉管形成的氧化层，其功能为：层，其功能为：修补进修补进行行STI etch 造成的基材损伤；造成的基材损伤；将将STI etch 造成的造成的etch 尖角给尖角给于圆化于圆化(corner rounding)。212219.一般的阱区离子注入调整电性一般的阱区离子注入调整电性可分为那三道步骤可分为那三道步骤?功能为何？功能为何？l答：阱区离子注入调整是利用离子注入的方答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特性，一法在硅片上形成所需要的组件电子特性，一般包含下面几道步骤：般包含下面几道步骤：lWell Implant：形成：形成N,P 阱区；阱区；
14、lChannel Implant：防止源：防止源/漏极间的漏电；漏极间的漏电；lVt Implant：调整：调整Vt（阈值电压）。（阈值电压）。2320.一般的离子注入层次（一般的离子注入层次（Implant layer）工艺制造可分为那几道步骤）工艺制造可分为那几道步骤?l答：一般包含下面几道步骤：答：一般包含下面几道步骤：光刻光刻(Photo)及图形的形成；及图形的形成；离子注入调整；离子注入调整；离子注离子注入完后的入完后的ash(plasma(等离子等离子体体)清洗清洗)光刻胶去除（光刻胶去除（PR strip）2421.Poly（多晶硅）栅极形成的（多晶硅）栅极形成的步骤大致可分为那
15、些步骤大致可分为那些?l答：答：Gate oxide(栅极氧化层栅极氧化层)的沉积；的沉积；Poly film的沉积及的沉积及SiON(在光刻中作为在光刻中作为抗反射层的物质抗反射层的物质)的沉积）；的沉积）；Poly 图形图形的形成的形成(Photo)；Poly及及SiON的的Etch；Etch完后的完后的ash(plasma(等离子体等离子体)清洗清洗)及光刻胶去除（及光刻胶去除（PR strip）；）；Poly的的Re-oxidation（二次氧化）。（二次氧化）。2522.Poly（多晶硅）栅极的刻蚀（多晶硅）栅极的刻蚀(etch)要注意哪些地方？要注意哪些地方？l答：答：Poly 的
16、的CD(尺寸大小控制；尺寸大小控制；避免避免Gate oxie 被蚀刻掉，造成基材被蚀刻掉，造成基材（substrate）受损）受损。2623.何谓何谓 Gate oxide(栅极氧化层栅极氧化层)?l答：用来当器件的介电层，答：用来当器件的介电层，利用不同厚度的利用不同厚度的 gate oxide,可调节栅极电压对不同器件可调节栅极电压对不同器件进行开关进行开关27栅极电压Gate(栅极)漏极电压Drain 漏极Gate oxide 栅极氧化层Substrate 基材Source源极基本器件示意图基本器件示意图(Device)栅极电压Gate(栅极)漏极电压Drain 漏极Gate oxid
17、e 栅极氧化层Substrate 基材Source源极基本器件示意图基本器件示意图(Device)2824.源源/漏极漏极(source/drain)的形成的形成步骤可分为那些步骤可分为那些?l答：答：LDD的离子注入的离子注入（Implant）；）；Spacer的形成；的形成；N+/P+IMP高浓度源高浓度源/漏极漏极(S/D)注入及快速热处理注入及快速热处理(RTA：Rapid Thermal Anneal)。2925.LDD是什么的缩写是什么的缩写?用途为何用途为何?l答：答：LDD:Lightly Doped Drain.LDD是是使用较低浓度的源使用较低浓度的源/漏极漏极,以防止组件
18、产以防止组件产生热载子效应的一项工艺。生热载子效应的一项工艺。N-WellPPN-WellPPLDD离子植入N-WellPP形成SpacerN-WellP+P+N+/P+高浓度离子植入N-WellPPN-WellPPN-WellPPLDD离子植入N-WellPPLDD离子植入N-WellPP形成SpacerN-WellP PP形成SpacerN-WellP+P+N+/P+高浓度离子植入N-WellP+P+P+N+/P+高浓度离子植入3026.何谓何谓 Hot carrier effect(热载流子效应热载流子效应)?l答：在线寛小于答：在线寛小于0.5um以下时以下时,因为源因为源/漏极间的高
19、浓度所产漏极间的高浓度所产生的高电场生的高电场,导致载流子在移导致载流子在移动时被加速产生热载子效应动时被加速产生热载子效应,此热载子效应会对此热载子效应会对gate oxide造成破坏造成破坏,造成组件损伤。造成组件损伤。3127.何谓何谓Spacer?Spacer蚀刻时蚀刻时要注意哪些地方？要注意哪些地方？l答：在栅极答：在栅极(Poly)的两旁用的两旁用dielectric（介电质）形成的侧壁，（介电质）形成的侧壁，主要由主要由Ox/SiN/Ox组成。蚀刻组成。蚀刻spacer 时要注意其时要注意其CD大小，大小，profile(剖面轮廓剖面轮廓)，及，及remain oxide(残留氧
20、化层的厚度残留氧化层的厚度)3228.Spacer的主要功能的主要功能?l答：答：使高浓度的源使高浓度的源/漏极与漏极与栅极间产生一段栅极间产生一段LDD区域区域;作为作为Contact Etch时栅极的时栅极的保护层。保护层。3329.为何在离子注入后为何在离子注入后,需要热处理需要热处理(Thermal Anneal)的工艺的工艺?l答：答：为恢复经离子注入后为恢复经离子注入后造成的芯片表面损伤造成的芯片表面损伤;使注使注入离子扩散至适当的深度入离子扩散至适当的深度;使注入离子移动到适当的晶使注入离子移动到适当的晶格位置。格位置。3430.SAB是什么的缩写是什么的缩写?目的为何？目的为何
21、？l答：答：SAB：Salicide block(硅化物掩蔽层硅化物掩蔽层),用于保护用于保护硅片表面，在硅片表面，在RPO(Resist Protect Oxide)的保护下硅的保护下硅片不与其它钛片不与其它钛Ti,钴钴Co形成形成硅化物硅化物(salicide)3531.简单说明简单说明SAB工艺的流层中要注意哪些工艺的流层中要注意哪些?l答：答：SAB 光刻后（光刻后（photo），刻蚀后），刻蚀后(etch)的图案（特别是小块区域）。要确的图案（特别是小块区域）。要确定有完整的包覆（定有完整的包覆（block）住必需被包覆）住必需被包覆（block）的地方。）的地方。remain ox
22、ide(残留残留氧化层的厚度氧化层的厚度)。P-WellCO SailcideN+N+有RPO保护的地方不会形成 SalicideP-WellCO SailcideN+N+有RPO保护的地方不会形成 Salicide3632.何谓硅化物何谓硅化物(salicide)?l答：答：Si 与与 Ti 或或 Co 形成形成 TiSix 或或 CoSix,一般来说是用来降一般来说是用来降低接触电阻值（低接触电阻值（Rs,Rc）。）。3733.硅化物硅化物(salicide)的形成步骤的形成步骤主要可分为哪些主要可分为哪些?l答：答：Co(或或Ti)+TiN的沉积；的沉积；第一次第一次RTA（快速热处理）
23、来形成（快速热处理）来形成Salicide。将未反应的将未反应的Co(Ti)以化学酸去除。以化学酸去除。第第二次二次RTA (用来形成用来形成Ti的晶相转化的晶相转化,降低降低其阻值其阻值)。3834.MOS器件的主要特性是什么？器件的主要特性是什么？l答：它主要是通过栅极电压（答：它主要是通过栅极电压（Vg）来控）来控制源，漏极制源，漏极(S/D)之间电流，实现其开关之间电流，实现其开关特性。特性。3935.我们一般用哪些参数来我们一般用哪些参数来评价评价device的特性？的特性？l答：主要有答：主要有Idsat、Ioff、Vt、Vbk(break down)、Rs、Rc；一般；一般要求要
24、求Idsat、Vbk(break down)值尽值尽量大，量大，Ioff、Rc尽量小，尽量小，Vt、Rs尽量接近设计值尽量接近设计值.4036.什么是什么是Idsat?Idsat 代表什么意义？代表什么意义？l答：饱和电流。也就是在栅答：饱和电流。也就是在栅压压(Vg)一定时，源一定时，源/漏漏(Source/Drain)之间流动的最之间流动的最大电流大电流.4137.在工艺制作过程中哪些工艺在工艺制作过程中哪些工艺可以影响到可以影响到Idsat?l答：答：Poly CD(多晶硅尺寸多晶硅尺寸)、Gate oxide Thk(栅氧化层厚栅氧化层厚度度)、AA(有源区有源区)宽度、宽度、Vt i
25、mp.条件、条件、LDD imp.条件、条件、N+/P+imp.条件。条件。4238.什么是什么是Vt?Vt 代表什么意义？代表什么意义？l答：阈值电压（答：阈值电压（Threshold Voltage），就是产生强反转所），就是产生强反转所需的最小电压。当栅极电压需的最小电压。当栅极电压VgVt时时,MOS处于关的状态，处于关的状态，而而Vg Vt时，源时，源/漏之间便产生漏之间便产生导电沟道，导电沟道，MOS处于开的状态。处于开的状态。4339.在工艺制作过程中哪些工艺在工艺制作过程中哪些工艺可以影响到可以影响到Vt?l答：答：Poly CD、Gate oxide Thk.(栅氧化层厚度栅
26、氧化层厚度)、AA(有有源区源区)宽度及宽度及Vt imp.条件。条件。4440.什么是什么是Ioff?Ioff小有什么好处？小有什么好处？l答：关态电流，答：关态电流，Vg=0时的源、时的源、漏级之间的电流，一般要求此电漏级之间的电流，一般要求此电流值越小越好。流值越小越好。Ioff越小越小,表示栅表示栅极的控制能力愈好极的控制能力愈好,可以避免不可以避免不必要的漏电流必要的漏电流(省电省电)。4541.什么是什么是 device breakdown voltage?l答：指崩溃电压（击穿电压），答：指崩溃电压（击穿电压），在在 Vg=Vs=0时，时，Vd所能承受的所能承受的最大电压，当最大
27、电压，当Vd大于此电压时，大于此电压时，源、漏之间形成导电沟道而不受源、漏之间形成导电沟道而不受栅压的影响。在器件越做越小的栅压的影响。在器件越做越小的情况下，这种情形会将会越来越情况下，这种情形会将会越来越严重。严重。4642.何谓何谓ILD?IMD?其目的为何？其目的为何？l答：答：ILD：Inter Layer Dielectric,是用来做是用来做device 与与 第一层第一层metal 的隔离（的隔离（isolation），），而而IMD：Inter Metal Dielectric，是用来做，是用来做metal 与与 metal 的隔离（的隔离（isolation）.要注意要注意
28、ILD及及IMD在在CMP后的厚度控制。后的厚度控制。IMDMetal-1CT4743.一般介电层一般介电层ILD的形成由那些层次组成？的形成由那些层次组成？l答：答：SiON层沉积层沉积(用来避免上层用来避免上层B,P渗入器件渗入器件)；BPSG（掺有硼、（掺有硼、磷的硅玻璃）层沉积；磷的硅玻璃）层沉积；PETEOS（等离子体增强正硅酸乙脂）层沉（等离子体增强正硅酸乙脂）层沉积；最后再经积；最后再经ILD Oxide CMP(SiO2的化学机械研磨的化学机械研磨)来做平坦化。来做平坦化。4844.一般介电层一般介电层IMD的形成由的形成由那些层次组成？那些层次组成？l答：答：SRO层沉积层沉
29、积(用来避免上层的氟离用来避免上层的氟离子往下渗入器件子往下渗入器件)；HDP-FSG（掺有（掺有氟离子的硅玻璃）层沉积氟离子的硅玻璃）层沉积;PE-FSG（等离子体增强（等离子体增强,掺有氟离子的硅玻璃）掺有氟离子的硅玻璃）层沉积；使用层沉积；使用FSG的目的是用来降低的目的是用来降低dielectric k值值,减低金属层间的寄生电容。减低金属层间的寄生电容。最后再经最后再经IMD Oxide CMP(SiO2的化学的化学机械研磨机械研磨)来做平坦化。来做平坦化。4945.简单说明简单说明Contact(CT)的形成步骤有那些的形成步骤有那些?l答：答：Contact是指器件与金属线连接部
30、分，是指器件与金属线连接部分，分布在分布在poly、AA上。上。Contact的的Photo（光刻）；（光刻）；Contact的的Etch及光刻胶去及光刻胶去除除(ash&PR strip)；Glue layer（粘合（粘合层）的沉积；层）的沉积；CVD W（钨）的沉积（钨）的沉积 W-CMP。5046.Glue layer（粘合层）的沉积所处的（粘合层）的沉积所处的位置、成分、薄膜沉积方法是什么？位置、成分、薄膜沉积方法是什么？l答：因为答：因为W较难附着在较难附着在Salicide上上,所所以必须先沉积只以必须先沉积只Glue layer再沉积再沉积WGlue layer是为了增强粘合性而
31、加是为了增强粘合性而加入的一层。主要在入的一层。主要在salicide与与W(CT)、W(VIA)与与metal之间之间,其成分为其成分为Ti和和TiN,分别采用分别采用PVD 和和CVD方式制作。方式制作。5147.为何各金属层之间的连接大多为何各金属层之间的连接大多都是采用都是采用CVD的的W-plug(钨插塞钨插塞)?l答：答：因为因为W有较低的电阻；有较低的电阻；W有较佳的有较佳的step coverage(阶阶梯覆盖能力梯覆盖能力)。5248.一般金属层一般金属层(metal layer)的形成工艺是的形成工艺是采用哪种方式采用哪种方式?大致可分为那些步骤大致可分为那些步骤?l答：答
32、：PVD(物理气相淀积物理气相淀积)Metal film 沉积沉积 光刻光刻(Photo)及图形的形成；及图形的形成；Metal film etch 及及plasma(等离子体等离子体)清洗清洗（此步骤为连续工艺，在同一个机台内（此步骤为连续工艺，在同一个机台内完成，其目的在避免金属腐蚀）完成，其目的在避免金属腐蚀）Solvent（溶剂）（溶剂）-ELECTRONICS GRADE PROCESS SOLVENT(电子生电子生产溶剂产溶剂)光刻胶去除。光刻胶去除。5349.Top metal和和inter metal的厚度，的厚度，线宽有何不同线宽有何不同?l答：答：Top metal通常要比
33、通常要比inter metal厚得多，厚得多，0.18um工艺中工艺中inter metal为为4kAo,而而top metal要要8kAo.主要是因为主要是因为top metal直接直接与外部电路相接，所承受负载较与外部电路相接，所承受负载较大。一般大。一般top metal 的线宽也比的线宽也比 inter metal宽些。宽些。5450.在量测在量测Contact/Via（是指（是指metal与与metal之间的连接）的接触窗开的好不好时之间的连接）的接触窗开的好不好时,我们我们是利用什么电性参数来得知的是利用什么电性参数来得知的?l答：通过答：通过Contact 或或Via的的 Rc值
34、，值，Rc值越高，代表接触窗值越高，代表接触窗的电阻越大的电阻越大,一般来说我们希一般来说我们希望望Rc 是越小越好的。是越小越好的。5551.什么是什么是Rc?Rc代表什么意义？代表什么意义？l答：接触窗电阻，具体指金答：接触窗电阻，具体指金属和半导体（属和半导体（contact）或金）或金属和金属属和金属(via-通孔通孔)，在相接，在相接触时在节处所形成的电阻，触时在节处所形成的电阻，一般要求此电阻越小越好。一般要求此电阻越小越好。5652.影响影响Contact(CT)Rc的主要的主要原因可能有哪些原因可能有哪些?l答：答：ILD CMP(化学机械抛光化学机械抛光)的的厚度是否异常；厚
35、度是否异常；CT 的的CD大小；大小；CT 的刻蚀过程是否正常；的刻蚀过程是否正常；接触底材的质量或浓度接触底材的质量或浓度（Salicide，non-salicide)；CT的的glue layer（粘合层）形成；（粘合层）形成；CT的的W-plug。5753.在量测在量测Poly/metal导线的特性时导线的特性时,是利用什么电性参数得知是利用什么电性参数得知?l答：可由电性量测所得的答：可由电性量测所得的spacing&Rs 值来表现导线值来表现导线是否异常。是否异常。5854.什么是什么是spacing?如何量测如何量测?l答：在电性测量中，给一条线答：在电性测量中，给一条线(poly
36、 or metal)加一定电压，测加一定电压，测量与此线相邻但不相交的另外一量与此线相邻但不相交的另外一线的电流，此电流越小越好。当线的电流，此电流越小越好。当电流偏大时代表导线间可能发生电流偏大时代表导线间可能发生短路的现象。短路的现象。59 55.什么是什么是 Rs?l答：片电阻（单位面积、单答：片电阻（单位面积、单位长度的电阻），用来量测位长度的电阻），用来量测导线的导电情况如何。一般导线的导电情况如何。一般可以量测的为可以量测的为 AA(N+,P+),poly&metal.60 56.影响影响Rs有那些工艺有那些工艺?l答：答：导线导线line（AA,poly&metal）的尺寸大小。
37、的尺寸大小。(CD=critical dimension)导线导线line（poly&metal）的厚度。）的厚度。导线导线line (AA,poly&metal)的本身电导性。（在的本身电导性。（在AA,poly line 时可能为注入离子的时可能为注入离子的剂量有关）剂量有关）6157.一般护层的结构是由哪三层组成一般护层的结构是由哪三层组成?l 答：答：HDP Oxide(高浓度等高浓度等离子体二氧化硅离子体二氧化硅)SRO Oxide（Silicon rich oxygen富富氧二氧化硅）氧二氧化硅）SiN Oxide 6258.护层的功能是什么护层的功能是什么?l 答：使用答：使用o
38、xide或或SiN层层,用来用来保护下层的线路，以避免与保护下层的线路，以避免与外界的水汽、空气相接触而外界的水汽、空气相接触而造成电路损害。造成电路损害。63l答：答：Release 各层间的各层间的stress（应力），形成良好的（应力），形成良好的层与层之间的接触面层与层之间的接触面 降低降低层与层接触面之间的电阻。层与层接触面之间的电阻。6460.工艺流程结束后有一步骤为工艺流程结束后有一步骤为WAT，其目的为何，其目的为何?l答：答：WAT(wafer acceptance test圆片圆片验收测试验收测试),是在工艺流程结束后对芯是在工艺流程结束后对芯片做的电性测量，用来检验各段工
39、片做的电性测量，用来检验各段工艺流程是否符合标准。（前段所讲艺流程是否符合标准。（前段所讲电学参数电学参数Idsat,Ioff,Vt,Vbk(break down),Rs,Rc就是在此步骤完成）就是在此步骤完成）65 61.WAT电性测试的主要项目有那些电性测试的主要项目有那些?l答：答：器件特性测试；器件特性测试；l Contact resistant(Rc)；Sheet resistant(Rs)；Break down test；电容测试；电容测试；Isolation(spacing test)。6662.什么是什么是WAT Watch系统系统?它有它有什么功能什么功能?l答：答：Watc
40、h(监视监视)系统提供系统提供PIE工程工程师一个工具师一个工具,来针对不同来针对不同WAT测试测试项目项目,设置不同的栏住产品及发出设置不同的栏住产品及发出Warning警告标准警告标准,能使能使PIE工程师工程师早期发现工艺上的问题。早期发现工艺上的问题。6763.什么是什么是PCM SPEC?l答：答：PCM(Process control monitor)SPEC(Specification-详详细说明细说明)广义而言是指芯片制造过广义而言是指芯片制造过程中所有工艺量测项目的规格程中所有工艺量测项目的规格,狭义而言则是指狭义而言则是指WAT测试参数的测试参数的规格。规格。6864.当当
41、WAT量测到异常是要如何处理量测到异常是要如何处理?l答：答：查看查看WAT机台是否异常机台是否异常,若有则重测之若有则重测之 利用手动机台利用手动机台Double confirm(加倍核定加倍核定)检查检查产品是在工艺流程制作上是否有产品是在工艺流程制作上是否有异常记录异常记录 切片检查切片检查6965.什么是什么是EN?EN有何功能或用途有何功能或用途?l答：由答：由CE发出发出,详记关于某一产品的详记关于某一产品的相关信息相关信息(包括包括Technology ID,Reticle and some split condition ETC.)或或是客户要求的事项是客户要求的事项(包括包括
42、HOLD,Split,Bank,Run to complete,Package.),根据根据EN提供信息我们才可以建立提供信息我们才可以建立Process flow及处理此产品的相关动作。及处理此产品的相关动作。7066.PIE工程师每天来公司需要工程师每天来公司需要Check哪些项目哪些项目(开门五件事开门五件事)?l答：答：Check MES系统系统,察看自察看自己己Lot情况情况 处理处理in line hold lot.(defect,process,WAT)分析分析汇总相关产品汇总相关产品in line数据数据.(raw data&SPC)分析汇总相关产分析汇总相关产品品CP tes
43、t结果结果 参加晨会参加晨会,汇报汇报相关产品信息相关产品信息7167.WAT工程师每天来公司需要工程师每天来公司需要Check哪些项目哪些项目(开门五件事开门五件事)?l答：答：检查检查WAT机台机台Status 检查及处理检查及处理WAT hold lot 检查检查前一天的前一天的retest wafer及量测是否及量测是否有异常有异常 是否有新产品要到是否有新产品要到WAT 交接事项交接事项7268.BR工程师每天来公司需要工程师每天来公司需要Check哪些项目哪些项目(开门五件事开门五件事)?l答：答：Pass down Review urgent case status Check
44、MES issues which reported by module and line Review documentation Review task status7369.ROM是什么的缩写是什么的缩写?l答：答：ROM:Read only memory唯读存储器唯读存储器读写功能特性耗电速度组成DRAM具有读写功用随机存取记忆体(Random access memory)电力消失后更不存在已记忆的资料处理速度较SRAM慢一个电晶体一个电容SRAM具有读写功用随机存取记忆体(Random access memory)电力消失后更不存在已记忆的资料处理速度最快一般是6个电晶体EPROM 具
45、有读写功用只读记忆体(Read only memory)电力消失后仍然存在已记忆的资料ROM只能读不能写只读记忆体(Read only memory)电力消失后仍然存在已记忆的资料74 70.何谓何谓YE?l答：答：lYield Enhancement 良率改善良率改善7571.YE在在FAB中所扮演的角色？中所扮演的角色？l答：针对工艺中产生缺陷的成答：针对工艺中产生缺陷的成因进行追踪，数据收集与分析，因进行追踪，数据收集与分析，改善评估等工作。进而与相关改善评估等工作。进而与相关工程部门工程师合作提出改善工程部门工程师合作提出改善方案并作效果评估。方案并作效果评估。7672.YE工程师的主
46、要任务？工程师的主要任务？l答：答：降低突发性异常状况。降低突发性异常状况。(Excursion reduction)改善改善常态性缺陷状况。常态性缺陷状况。(Base line defectimprovement)7773.如何如何reduce excursion?l答：有效监控各生产机台及工艺答：有效监控各生产机台及工艺上的缺陷现况上的缺陷现况,defect level异常异常升高时迅速予以查明，并协助异升高时迅速予以查明，并协助异常排除与防止再发。常排除与防止再发。7874.如何如何improve base line defect?l答：藉由分析产品失效或线答：藉由分析产品失效或线上缺陷
47、监控等资料，而发掘上缺陷监控等资料，而发掘重点改善目标。持续不断推重点改善目标。持续不断推动机台与工艺缺陷改善活动，动机台与工艺缺陷改善活动，降低降低defect level使产品良率于使产品良率于稳定中不断提升稳定中不断提升7975.YE 工程师的主要工作内容？工程师的主要工作内容？l答：答：负责生产过程中异常缺陷事负责生产过程中异常缺陷事故的追查分析及改善工作的调查与故的追查分析及改善工作的调查与推动。推动。评估并建立各项缺陷监控评估并建立各项缺陷监控(monitor)与分析系统。与分析系统。开发并建开发并建立有效率的缺陷工程系统，提升缺立有效率的缺陷工程系统，提升缺陷分析与改善的能力。陷
48、分析与改善的能力。协助协助module建立建立off-line defect monitor system,以有效反应生产机台状况。以有效反应生产机台状况。80 76.何谓何谓Defect?l答：答：Wafer上存在的有形污染与不完美，上存在的有形污染与不完美，包括包括 Wafer上的物理性异物（如：微上的物理性异物（如：微尘，工艺残留物，不正常反应生成物）。尘，工艺残留物，不正常反应生成物）。化学性污染（如：残留化学药品，有化学性污染（如：残留化学药品，有机溶剂）。机溶剂）。图案缺陷（如：图案缺陷（如：Photo或或etch造成的异常成象，机械性刮伤变形，造成的异常成象，机械性刮伤变形，厚度
49、不均匀造成的颜色异常）。厚度不均匀造成的颜色异常）。Wafer本身或制造过程中引起的晶格缺陷。本身或制造过程中引起的晶格缺陷。81 77.Defect的来源？的来源？l答：答：素材本身：包括素材本身：包括wafer,气体，气体，纯水，化学药品。纯水，化学药品。外在环境：包外在环境：包含洁净室，传送系统与程序。含洁净室，传送系统与程序。操操作人员：包含无尘衣，手套。作人员：包含无尘衣，手套。设设备零件老化与制程反应中所产生的备零件老化与制程反应中所产生的副生成物。副生成物。8278.Defect的种类依掉落位置区分可分为的种类依掉落位置区分可分为?l答：答：Random defect:defec
50、t分分布很散乱布很散乱 cluster defect:defect集中在某一区域集中在某一区域 Repeating defect:defect重复出重复出现在同一区域现在同一区域8379.依对良率的影响依对良率的影响Defect可分为可分为?l答：答：Killer defect对良率有对良率有影响影响 Non-Killer defect 不会不会对良率造成影响对良率造成影响 Nuisance defect 因颜色异常或因颜色异常或film grain造成的造成的defect,对良率亦无影响对良率亦无影响84 80.YE一般的工作流程一般的工作流程?l答：答：Inspection tool扫描扫
