1、2023年6月24日星期六微机总线技术与总线标微机总线技术与总线标准准第4章 总线技术与总线标准（4课时）4.1 总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2 总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线2n总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成n计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路n采用总线的原因:u非总线结构的N个设备的互联线组数为N*(N-1)/2u非总线结构的M发N收设备间的互联线组数为M*Nn采用总线的优势u减少部件间连线的数量u扩展性好，便于构
2、建系统u便于产品更新换代3总线要素n线路介质u种类：有线（电缆、光缆）、无线（电磁波）u特性 原始数据传输率 带宽 对噪声的敏感性：内部或外部干扰 对失真的敏感性：信号和传输介质之间的互相作用引起 对衰减的敏感性：信号通过传输介质时的功率损耗n总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如差错控制等如差错控制等4总线协议组件5总线分类按按所处位
3、置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步6外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总
4、线内总线如如ISAISA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式计算机系统的四层总线结构运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统7总线的组织形式n组织形式：单总线、双总线，多级总组织形式：单总线、双总线，多级总线线n单总线单总线u特征：存储器和特征：存储器和I/O分时使用分时使用同一总线同一总线u优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充u缺点：带宽有限，传
5、输率不高（可能造成物缺点：带宽有限，传输率不高（可能造成物理长度过长）理长度过长）8双总线n特征：存储总线特征：存储总线+I/O总线总线n优点：提高了优点：提高了总线带宽和数据传输速率总线带宽和数据传输速率，克，克服单总线共享的限制，以及存储服单总线共享的限制，以及存储/IO访问速访问速度不一致而对总线的要求也不同的矛盾度不一致而对总线的要求也不同的矛盾n缺点：缺点：CPU繁忙繁忙9多级总线n特征：高速外设和低速外设分开使用不同的总特征：高速外设和低速外设分开使用不同的总线线n优点：高效，进一步提高系统的传输带宽和数优点：高效，进一步提高系统的传输带宽和数据传输速率据传输速率n缺点：复杂缺点：
6、复杂10微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1112微机系统中的内总线（插板级总线）13微机系统中的外总线（通信总线）14总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序
7、关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步15三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构16典型的控制信号n总线的控制信号u存储器写信号u存储器读信号uI/O写信号uI/O读信号u总线请求信号u总线授予信号u中断请求信号u中断应答信号u时钟信号u复位信号17总线隔离与驱动n不操作时把功能部件与总线隔离u同一时刻只能
8、有一个部件发送数据到总线上n提供驱动能力u数据发送方必须提供足够的电流以驱动多个部件n提供锁存能力u具有信息缓存和信息分离能力18总线电路中常用器件n三态总线驱动器u驱动、隔离u单向、双向A A0 0B B0 082868286OEOET TA A1 1A A2 2A A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 719锁存器n信息缓存（有时也具有驱动能力）n信息分离（地址与数据分离）DODO0 0DODO1 1DODO2 2DODO3 3DODO4 4DODO5 5DODO6 6DODO7 7STBS
9、TBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 020微机系统的三总线结构21最小模式总线连接22 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPU读存储器/IO的时序图RDDT/RDEN23 M/IO高高M低低IOCLKT1T2T3T4A150
10、ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPU读存储器/IO的时序图RDDT/RDEN24微机系统三总线地地5V读写读写控制控制读写读写控制控制读写读写控制控制CSH奇地址存奇地址存储体储体8284时钟时钟发生发生器器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0A1 A19BHE STB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收发器收发器AD15
11、AD025单CPU系统8086读操作总线周期时序26单CPU系统8086写操作总线周期时序2728比较读比较读/写区别写区别?总线的性能指标 n总线时钟频率：总线上的时钟信号频率n总线宽度：数据线、地址线宽度n总线速率：总线每秒所能传输数据的最大次数。u总线速率=总线时钟频率/总线周期数u总线周期数：总线传送一次数据所需的时钟周期数有些几个周期才能传输1 1个数据n总线带宽：总线每秒传输的字节数n同步方式n总线负载能力29总线宽度n总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据信号的数目为数据总线宽度，用于传输地址信号的数目为地址总线宽度，如8
12、位、16位、32位、64位等n数据总线宽度在很大程度上决定了计算机总线的性能n地址总线宽度则决定了系统的寻址能力30总线带宽n总线带宽(bus band width)表示单位时间内总线能传送的最大数据量（bps/Bps）n用“总线速率总线位宽/8=时钟频率总线位宽/(8总线周期数)”表示u总线位宽：数据信号线的数目，同一时刻传输的数据位数总线复用；成本、串扰；u时钟频率总线偏离（skewskew）、兼容性31例nCPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bitu则FSB的带宽为40064/(81/4)=1.28GB/
13、su或80064/(81/4)=2.56GB/snPCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为1u则PCI总线的带宽为：33.332/8=133MB/su或33.364/8=266MB/s324.1.2 总线仲裁n总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权n其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突n分布式(对等式)仲裁u控制逻辑分散在连接于总线上的各个部件或设
14、备中u协议复杂且昂贵，效率高n集中式(主从式)仲裁u采用专门的控制器或仲裁器u总线控制器或仲裁器可以是独立的模块或集成在CPU中u协议简单而有效，但总体系统性能较低33特点：各主控模块共用特点：各主控模块共用请求信号线和忙信号线请求信号线和忙信号线，其优先级别由其，其优先级别由其在链式允许信号线上的位置决定；在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目缺点：主控模块数目较多较多时，总线请求响应的时，总线请求响应的速度较慢速度较慢；菊花链（串行）总线仲裁主控主控模块模块1主控主控 模块模块2主控主控模块模块N允许允许BG请求
15、请求BR忙忙BB总线仲裁器总线仲裁器34三线菊花链仲裁原理n任一主控器Ci发出总线请求时，使BR1n任一主控器Ci占用总线，使BB1，禁止BG输出n主控器Ci没发请求(BRi=0)，却收到BG(BGINil)，则将BG向后传递(BGOUTil)n当BR1，BB0时，仲裁器发出BG信号。此时，BG1，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB0时，它可以占用一个或几个总线周期n若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿。接管总线。nCi接管总线后，BG信号不再后传，即BGOUTi0 35主控模主控模块块1主控主控 模模块块2主控模主控模块
16、块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器总线请求总线请求总线允许总线允许特点：各主控模块有独立的请求信号线和允许信号线，其优特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；并行仲裁总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）36串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器主模块主模
17、块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点37分布式总线仲裁方式n总线上各个设备都有总线仲裁模块n当任何一个设备申请总线，置“总线忙”状态，以阻止其他设备同时请求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线384.1.3 总线操作与时序n总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作n总线周期：总线设备完成一次完整信息交换的时间u读/写存储器周期u读/写IO口周期uDMA周期u中断周期n多主控制器系统，总线操作周期一般分为四个阶段u总线请求及仲裁阶段、寻址阶
18、段、传数阶段和结束阶段n单个主控制器系统，则只需要寻址和传数两个阶段39总线主控制器的作用n总线系统的资源分配与管理n提供总线定时信号脉冲n负责总线使用权的仲裁n不同总线协议的转换和不同总线间数据传输的缓冲40总线时序n总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送n总线时序类型u同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系u异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制u半同步：具有同步总线的高速度和异步总线的适应性41同步并行总线时序n特点u系统使用同一时钟信号控制各模块完成数据传输u一般一次读写操作可在一个时钟周期内完成，时钟前、后
19、沿分别指明总线操作周期的开始和结束u地址、数据及读/写等控制信号可在时钟沿处改变n优点：电路设计简单，总线带宽大，数据传输速率快n缺点：时钟以最慢速设备为准，高速设备性能将受到影响同步时钟地址信号数据信号控制信号延时延时42异步并行总线时序n特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作n优点：全互锁方式可靠性高，适应性强n缺点：控制复杂，交互的联络过程会影响系统工作速度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号
20、）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）43半同步并行总线时序n特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号n优点：优点：兼有同步总线的速度和异步总线的可靠性与适兼有同步总线的速度和异步总线的可靠性与适应性应性 总线周期 T1 T2 T3TW T4 CLK M/IO 0读 I/O,1读存储器 A19/S6A16/S3 BHE/S7 ALE READY AD15AD0 RD DT/R DEN 地址输出 浮空 数据输入 采样 BHE，A19A16 S7S3 Ready信号可作信号
21、可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号444.2 总线标准n总线标准包括：u逻辑规范：逻辑信号电平u时序规范u电气规范u机械规范u通信协议454.2.1 SoC的片内总线n片上总线特点u简单高效结构简单：占用较少的逻辑单元时序简单：提供较高的速度接口简单：降低IP核连接的复杂性u灵活，具有可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变u功耗低信号尽量不变、单向信号线功耗低、时序简单n片内总线标准uARM的AMBA、IBM的CoreConnectuSilicore的Wishbone、Altera的Avalon
22、46ARM的AMBA:Advanced Microcontroller Bus Architecturen先进高性能总线AHB（Advanced High-performance Bus）u适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等n先进系统总线ASB（Advanced System Bus）u适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线n先进外设总线APB（Advanced Peripheral Bus）u适用于低功耗外部设备，经优化减少了功耗和接口复杂度u适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持47AM
23、BA总线48AMBA2.0总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPB49IBM CoreConnectn处理器局部总线PLB（Processor Local Bus）u高带宽、低延迟、高性能u连接高速CPU核、高速MEM控制器、高速DMAC等高性能设备n片内的外设总线OPB（On-chip Peripheral Bus）u连接低性能设备，减少其对PLB的性能影响u通过OPB桥实现PLB主设备和OPB从设备的数据传输n设备控制寄存器总线DCR（Device
24、 Control Register）u用于配置PLB设备和OPB设备的状态寄存器和控制寄存器u减轻PLB总线在低性能状态下的负荷n方案完整，但一般用于高性能系统设计中（如工作站），不太适合简单的嵌入式系统应用50CoreConnect总线结构框图Embedded System高性能高性能CPU核核高速高速存储器存储器仲裁仲裁DMAC核核外部总线结构外部总线结构接口接口OPB 桥桥KeyboardUARTTimerPIOPLBOPBDCR51Silicore的Wishbonen定义了一条高速总线的信号和总线周期。在复杂系统中可采用两条Wishbone总线分别连接高速和低速设备，两条总线之间的接口
25、简单n提供了4种互连方式：两个IP核的点到点连接；多个串行IP核的数据流连接；多个IP核的共享总线连接、高吞吐量的交叉开关n完全免费，开发性强；结构简单、互连灵活；通常应用于简单的嵌入式控制器和一些高速系统中，但对高性能系统的支持不够52Altera的Avalonn主要用于Altera公司的NIOS软核系统中实现SOPCn规定了主设备和从设备之间进行连接的端口和通信时序，配置简单，可由EDA工具（SOPC Builder）快速生成n采用从设备仲裁技术，允许多个主设备真正同步操作，优化了数据流，提高了系统的吞吐量53Avalon的交换式总线结构54AMBA总线总线 nAMBA总线规范是由总线规范
26、是由ARM公司推出的一种用于高性能公司推出的一种用于高性能嵌入式微处理器设计的片上总线标准，由于嵌入式微处理器设计的片上总线标准，由于AMBA总总线的开放性和其本身的高性能，以及由于线的开放性和其本身的高性能，以及由于ARM处理器处理器的广泛应用，的广泛应用，AMBA已成为已成为SOC设计中使用最广泛的设计中使用最广泛的总线标准。总线标准。n目前目前AMBA 总线规范的版本为总线规范的版本为3.0，它定义了三组不同，它定义了三组不同的总线：的总线：AMBA高性能总线高性能总线AHB，AMBA高性能系统高性能系统总线总线ASB和和AMBA 高性能外设总线高性能外设总线APB。nAHB作为高性能的
27、系统中枢总线驱动速度较快的设备作为高性能的系统中枢总线驱动速度较快的设备，支持突发模式的数据传送和事务分隔，并支持流水，支持突发模式的数据传送和事务分隔，并支持流水线操作。线操作。nAPB则是作为传送速度较低的外围设备总线，驱动速则是作为传送速度较低的外围设备总线，驱动速度较慢的设备。度较慢的设备。55A R M 处 理处 理器核器核宽带片上宽带片上RAMD M A 控 制控 制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定时定时器器键盘控键盘控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支
28、持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支持多个主控制器（最多16个模块）；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架56AHB总线的接口信号总线的接口信号 nAHB 系统由主模块系统由主模块(Master)、从模块、从模块(Slave)和基和基础结构础结构(Infrastructure)3部分组成，整个部分组成，整个AHB总总线上的传输都是由主模块发出，由从模块负责回应线上的传输都是由主模块发出，由从模块负责回应。基础结构则由仲裁器。基础结构则由仲裁器(arb
29、iter)、主模块到从模块、主模块到从模块的多路器、从模块到主模块的多路器的多路器、从模块到主模块的多路器、译码器、译码器、虚拟从模块、虚拟主模块等组成。虚拟从模块、虚拟主模块等组成。AHB总线的接口信号总线的接口信号 时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号 除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。57AHB总线的互连总线的互连 58AHB总线主模块接口总线主模块接口 59 AHB总线从模块接口总线从模块接口 60AHB总线仲裁器接口总线仲裁器接口 61AHB基本传
30、输基本传输 n在在AHB总线上，一次完整的传输可以分成两个阶段总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传：地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一个时钟送的是地址与控制信号，这个阶段只持续一个时钟周期，在周期，在HCLK 的上升沿数据有效，所有的从模块的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。都在这个上升沿采样地址信息。n数据传送阶段传送的是读或写的数据和响应信号，数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传这一阶段可以持续一个或几个时钟周期。当数据传送无
31、法在一个时钟周期完成时，可以通过送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周期，信号来延长数据传送周期，HREADY信信号为低电平时，表示传输尚未结束，于是就在数据号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周期，直到传送阶段中加入等待周期，直到HREADY信号为信号为高电平为止。高电平为止。62AHB基本传输过程基本传输过程 63AHB总线流水线操总线流水线操 64APB总线总线 APB从单元的接口信号从单元的接口信号 APB主要主要用于低带用于低带宽的周边宽的周边外设之间外设之间的连接的连接 在在APB里面唯一的主模块就是与里面唯一的主模块就是与
32、AHB总线相接的总线相接的APB 桥。桥。65APB传输传输 nAPB上的状态图上的状态图 66 APB写传输时序图写传输时序图 67APB读传输时序图读传输时序图 68APB桥桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AMBA APB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输总线传输。69APB桥的传输过程桥的传输过程 70n锁存地址并在整个传输过程中保持其有效，锁存地址并在整个传输过程中保持其有效，
33、直到数据传送完成。直到数据传送完成。n地址译码并且生成一个外部选择信号地址译码并且生成一个外部选择信号PSELx，在一次传输期间只有一个选择信号有效，在一次传输期间只有一个选择信号有效.n写传送时驱动数据到写传送时驱动数据到APB总线上。总线上。n读传时驱动读传时驱动APB数据到系统总线上。数据到系统总线上。n为传送触发使能信号为传送触发使能信号PENABLE，使其有效，使其有效。APB桥的功能71总线设计要素n信号线类型u专用信号线u复用信号线n总线仲裁方法u集中仲裁u分布仲裁n总线定时方法u同步u异步n总线宽度u地址总线宽度u数据总线宽度n数据传输类型u读/写/读-修改-写/写后读/块传输
34、（联系传输）724.2.2 PCI总线nPeripheral Component Interconnect，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用nPCI总线信号u必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号u可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号73PCI总线架构nPCI总线是多层次总线74PCI总线插座示意图n根据电源电压和位数不同分为4种n长插槽188针，短插槽124针75PCI插槽实物照片76PCI总线信号77
35、必备的PCI总线信号n地址和数据信号uAD31:0，双向三态uC/BE3:0，双向三态，低有效uPAR，奇偶校验信号，双向三态n接口控制信号uFRAME，帧周期信号，低电平有效uIRDY，主设备准备好信号，低电平有效uTRDY，从设备准备好信号，低电平有效uSTOP，从设备要求主设备停止当前数据传输，低电平有效uIDSEL，初始化设备选择，输入uDEVSEL，设备选择信号，低电平有效78必备的PCI总线信号（续）n错误报告信号uPERR，报告数据奇偶检验错，低电平有效uSERR，系统出错信号，低电平有效n仲裁信号uREQ，总线占用请求信号，双向三态，低有效uGNT，总线占用允许信号，双向单台，
36、低有效n系统信号uCLK：时钟，输入uRST，复位，输入79可选的PCI总线信号n64位总线扩展信号uAD64:32，双向三态uC/BE7:4，双向三态，低电平有效uREQ64，64传输请求，低电平有效uACK64，表示从设备将用64位传输，低电平有效uPAR64，奇偶双字节校验，双向三态，低电平有效n接口控制信号uLOCK，锁定信号，低电平有效n中断信号uINTA/INTB/INTC/INTD，中断信号，低电平有效，漏极开路80可选的PCI总线信号（续）nCache支持信号uSBO，试探返回信号，低电平有效，输入或输出uSDONE，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时
37、，表明探测结果仍未确定n边界扫描信号uTDI，数据输入uTDO，数据输出uTCK，时钟uTMS，模式选择uTRST，复位81PCI总线命令表C/BE3:2 命令类型说明0 0 0 0中断应答（中断识别）0 0 0 1特殊周期0 0 1 0I/O读（从I/O口地址中读数据）0 0 1 1I/O写（向I/O口地址空间写数据）0 1 0 0保留0 1 0 1保留0 1 1 0存储器读（从内存空间映像中读数据）0 1 1 1存储器写（从内存空间映像中写数据）1 0 0 0保留1 0 0 1保留1 0 1 0配置读1 0 1 1配置写1 1 0 0存储器多行读1 1 0 1双地址周期1 1 1 0存储器
38、读一行1 1 1 1存储器写并无效0:3C/BE m1这个也是多了冒号这个也是多了冒号82PCI总线读时序n突发读时序，可连续多字节操作 CLK FRAME AD ADDRESS DATA-1 DATA-2 DATA-3 Byte Enable BUSCMD C/BE IRDY IRDY DEVEL 地址期 数据期 数据期 数据期 1 2 3 4 5 6 7 8 834.2.3 异步串行通信总线n串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线n采用差分信号(differential signal)传输技术n具有低功耗、低误码率、低串扰和低辐射等优点n高速串行总线的
39、三大特征u差分信号传输u以数据包形式传送信息(地址、数据、命令)u点对点通信n串行通信的通信方式、距离、速率、差错控制、传输方式COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire84总线共享技术数据压缩技术多级编码技术各种调制解调技术 时分复用时分复用频分复用频分复用85串行数据的通信方式n单工单工n半双工半双工n双工双工n多工多工86串行通信传输距离n串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米
40、，并且传输速率越大，传输距离越短n调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式串串行行接接口口MODEMMODEM计计算算机机串串行行接接口口计计算算机机串串行行接接口口87串行通信传输速率n比特率(bps)：系统单位时间内传送有效二进制数据的位数n波特率：通信线路上基本电信号状态的变化频率n基波传送方式：比特率波特率n载波传送方式：比特率波特率nn110、300、600、1200、2400、4800、9600、1520088串行通信的差错控制n差错控制方式u检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发，要反馈，通信效率低，差
41、错控制简单u前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂u混合纠错HEC(Hybrid Error Correction)：综合前2者，误码率低n检错：如何发现传输中的错误，奇偶校验n纠错：发现错误后,如何消除和纠正错误，CRC89传输方式n串行同步：收发双方需要使用（传送）同一时钟信号n串行异步：双方时钟不要求严格同步 发发送送方方在在时时钟钟信信号号的的下下降降沿沿发发送送字字节节 接接收收方方在在时时钟钟信信号号的的上上升升沿沿接接收收字字节节 0 1 1 0 0 0 0 1 位 时时钟钟 数数据据(6 61 1H H)位 串行同步
42、串行同步同步方式：传输信息的同步方式：传输信息的字节与字节字节与字节之间、之间、位与位位与位之间均与时之间均与时钟严格同步钟严格同步通常以数据块为通常以数据块为基本单位基本单位进行传送进行传送90串行同步n同步字符或同步标志或采用硬件同步信号同步字符或同步标志或采用硬件同步信号确定传送的确定传送的起始起始位置，然后传送准备好的位置，然后传送准备好的信息数据信息数据，最后发送，最后发送CRC校验字符校验字符n同步串行数据传输格式同步串行数据传输格式91串行通信IICn串行数据线SDA、串行时钟线SCL92异步串行通信n以以字符为基本单位字符为基本单位n帧间异步帧间异步，无需使用（传送）同一时钟源
43、，收，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内发双方的时钟在误差范围内n帧内帧内各位按固定时序和顺序传送各位按固定时序和顺序传送93异步串行通信接收判决n收发双方的本地时钟波特率因子n波特率Tn16时起始位起始位数据位数据位b0接收方检测接收方检测到低电平到低电平连续检测到连续检测到8 8次次低电平后确认低电平后确认收到起始位收到起始位收到起始位后每隔收到起始位后每隔1616个时钟个时钟脉冲脉冲T T对数据线采样对数据线采样1 1次，以次，以确保可以在稳定状态接收到确保可以在稳定状态接收到该该bitbit数据数据8T16T16T接收到接收到的信号的信号本地本地时钟时钟94异步通信
44、数据帧结构n1位起始位，再从最低位（位起始位，再从最低位（b0）开始传送）开始传送7位信位信息位，然后是息位，然后是1位奇偶校验位，最后是位奇偶校验位，最后是1位（或位（或1.5位、位、2位）停止位位）停止位 空 闲 位 第n个 字 符 第n+1个 字 符 起 始 奇 偶 校 验 停 止 起 始 1 1 1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 0 1 1 1 1 b0 b1 b2 b3 b4 b5 b6 偶校验、一位停止位偶校验、一位停止位时传送数据时传送数据53H53H时的时的波形波形停停止止位位校校验验位位D6D5D4D3D2D1D0起起始始位位1 0 1 0 1 0 0 1 1 095
