1、第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSI时序电路模块的应用时序电路模块的应用 5.1 计数器计数器 5.2 寄存器寄存器 5.3 移位寄存器型计数器移位寄存器型计数器第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.1 计计 数数 器器 计数器是一种用途非常广泛的时序逻辑电路,它不仅可以对时钟脉冲进行计数,还可以用在定时、分频、信号产生等逻辑电路中。计数器的种类很多,根据它们的不同特点,可以将计数器分成不同的类型。典型的分类方法有如
2、下几种:第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 (1)按计数器中触发器状态的更新是否同步可分为同步计数器和异步计数器。在同步计数器中,所有要更新状态的触发器都是同时动作的;在异步计数器中,并非所有要更新状态的触发器都是同时动作的。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 (2)按计数进制可分为二进制计数器、十进制计数器和N进制计数器。按照二进制数规律对时钟脉冲进行计数的电路称为二进制计数器。在计数器中,被用来计数的状态组合的个数称为计数器的计数长度,或称为计数器的模。在二进制计数器
3、中,触发器的所有状态组合都被用来计数,因此,n位二进制计数器的计数长度为2n。按照十进制数规律对时钟脉冲进行计数的电路称为十进制计数器。在十进制计数器中,只有十个状态组合被用来计数,十进制计数器的计数长度为10。按照N进制数规律对时钟脉冲进行计数的电路称为N进制计数器。在N进制计数器中,有N个状态组合被用来计数,N进制计数器的计数长度为N。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 (3)按计数过程中的增减规律可以分为加法计数器、减法计数器和可逆计数器。按照递增规律对时钟脉冲进行计数的电路,称为加法计数器；按照递减规律对时钟脉冲进行计数的电
4、路,称为减法计数器。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.1.1 同步计数器同步计数器 1.同步二进制加法计数器同步二进制加法计数器 按照二进制数规律对时钟脉冲进行递增计数的同步电路称为同步二进制加法计数器。图51所示电路是由四个下降沿动作的JK触发器构成的四位同步二进制加法计数器。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图51 四位同步二进制加法计数器第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图可以写出电路的方程如
5、下:时钟方程:CP0=CP1=CP2=CP3=CP输出方程:驱动方程:nnnn3210CQ Q Q Q00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 将驱动方程代入JK触发器的特性方程 中,得到各个触发器的状态方程为nn+1n Q=JQ+KQnn 100nnn 1nnnn1010101nn 1nnnnnnnn2210102102nn 1nnnnnnnnnnn3321021032103QQQQ QQ QQQQQ Q QQ Q Q(Q Q)QQQ Q Q QQ Q Q Q(
6、Q Q Q)Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 以上状态方程在各个触发器的时钟信号有效时成立。由图51可以看到,各个触发器的时钟信号都连接在CP上,而且四个触发器都是下降沿动作的,这是一个同步电路，因此,以上状态方程在CP的下降沿到来时同时成立。根据状态方程进行计算,列出电路的状态转换表如表51所示。根据表51,画出状态转换图如图52所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图52 图51所示四位同步二进制加法计数器 的状态转换图第第5章章 常用时序逻辑电路及常用时序逻
7、辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表51 图51所示四位同步二进制加法计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 从状态转换图可以清楚地看到,从任一状态开始,经过输入16（24）个有效的CP信号（下降沿）后,计数器返回到原来的状态。如果初始状态为0000,则在第15个CP下降沿到来后,输出C变为1;在第16个CP下降沿到来后,输出C由1变为0。可以利用C的这一下降沿作为向高位计数器的进位信号。图53所示是该四位同步二进制加法计数器的时序图。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI
8、时序电路模块的应用时序电路模块的应用 图53 图51所示四位同步二进制加法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 从时序图中我们看到,各个触发器的输出Q0、Q1、Q2和Q3的频率分别为时钟信号频率的1/2、1/4、1/8和1/16,可见计数器具有分频功能。在图51所示电路中,各个JK触发器都接成T触发器的形式。用T触发器构造m位同步二进制加法计数器的连接规律为0i 1nijj 0T1TQ(i1,2,m1)第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2.同步二进制减法计数
9、器同步二进制减法计数器 按照二进制数规律对时钟脉冲进行递减计数的同步电路称为同步二进制减法计数器。用T触发器构造m位同步二进制减法计数器的连接规律为0i 1njij 0T1TQ(i1,2,m1)第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图54所示电路是由四个下降沿动作的JK触发器构成的四位同步二进制减法计数器。图54和图51相同之处是将JK触发器接成T触发器的形式,不同之处是触发器驱动信号及输出信号的连接规律,即由接到Q端改为接到 端。Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图5
10、4 四位同步二进制减法计数器CP0J0K0Q00QCP1J1K1Q11QCP2J2K2Q22QCP&1&CP3J3K3Q33Q&B第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图54所示电路的方程为时钟方程:CP0=CP1=CP2=CP3=CP输出方程:nnnn3210BQ Q Q Q驱动方程:00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:nn 100nnnnn 101010nnnn 1nnn1020102
11、nnnnn 1nnnn210302103QQQQ QQ QQQ Q Q(QQ)QQQ Q Q Q(QQQ)Q 利用状态方程进行计算,列出计数器的状态转换表如表52所示。图55所示为该计数器的状态转换图。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表52 图54所示四位同步二进制减法计数器 的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图55 图54所示四位同步二进制减法计数器的状态转换图 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块
12、的应用 图55表明,从任一状态开始,经过输入16（24）个有效的CP信号（下降沿）后,计数器将返回到原来的状态。如果初始状态为0000,此时输出B为1,则在第一个CP下降沿到来后,输出B由1变为0。可以利用B的这一下降沿作为向高位计数器的借位信号。图54所示电路的时序图如图56所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图56 图54所示四位同步二进制减法 计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 3.同步二进制加同步二进制加/减可逆计数器减可逆计数器 将图51所示
13、的同步二进制加法计数器和图54所示的同步二进制减法计数器合并,同时加上加/减控制信号,可以构成同步二进制加/减可逆计数器,如图57所示。00nn0110nnnn102210nnnnnn21033210JK1JKU/DQU/DQJKU/DQ QU/DQ QJKU/DQ Q QU/DQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图57 四位同步二进制加/减可逆计数器第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 输出方程为 nnnnnnnn32133213C/BU/DQ Q Q QU/D
14、Q Q Q Q 现在我们对 信号分两种情况进行讨论:当 =0时,输出方程为U/DU/Dnnnn3210C/BQ Q Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 驱动方程为00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q 上述方程和图51所示电路的输出方程及驱动方程相同。可见当U/D=0时,图57所示电路实现四位同步二进制加法计数器的功能。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 时,输出方程为 U/D=1nnnn3210C/BQ Q Q Q驱动方程
15、为 00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 上述方程和图54所示电路的输出方程及驱动方程相同。因此当 时,图57所示电路实现四位同步二进制减法计数器的功能。图58为四位同步二进制加/减可逆计数器的时序图。U/D=1第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图58 图57所示四位同步二进制加/减可逆计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用
16、4.同步十进制加法计数器同步十进制加法计数器 按照十进制数规律对时钟脉冲进行递增计数的同步电路称为同步十进制加法计数器。图59所示电路是由四个下降沿动作的JK触发器构成的同步十进制加法计数器。表53是电路的状态转换表,图510为状态转换图。图511所示是初始状态为0000时的时序图。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图59 同步十进制加法计数器 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图510 状态转换图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模
17、块的应用时序电路模块的应用 从图59中可以得到:时钟方程:CP0=CP1=CP2=CP3=CP 输出方程:nn30CQ Q驱动方程:00nn3110nn2210nnnnn3321030JK1JKQ QJKQ QJKQ Q QQ Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:nn 100nn 1nn3101n 1nnn2102n 1nnnnnn3210303QQQ(Q Q)QQ(Q Q)QQ(Q Q QQ Q)Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表53 图59所示同步十
18、进制加法计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图511 图59所示同步十进制加法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.同步十进制减法计数器同步十进制减法计数器 按照十进制数规律对时钟脉冲进行递减计数的同步电路称为同步十进制减法计数器。图512所示电路是由四个下降沿动作的JK触发器构成的同步十进制减法计数器。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图图512 同步十进制减法计数同步十进
19、制减法计数器器第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图可以写出如下方程:时钟方程:CP0=CP1=CP2=CP3=CP 输出方程:nnnn3210BQ Q Q Q驱动方程:00nnnn012311nnnnn1012322nnn21033JK1JKQ Q Q QJKQ Q Q Q QJKQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:nn 100nnnnn 1n012311nnnnnn 1n0112322nnnn 1n21033QQQ(Q Q Q Q)QQ(Q Q
20、Q Q Q)QQ(Q Q Q)Q 表54和图513所示分别为该同步十进制减法计数器的状态转换表和状态转换图。当初始状态为0000时,时序图如图514所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表54 图512所示同步十进制减法计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图513 图512所示同步十进制减法计数器的状态转换图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图514 图512所示同步十进制减法计数器的时
21、序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 6.同步十进制可逆计数器同步十进制可逆计数器 将图59所示的同步十进制加法计数器和图512所示的同步十进制减法计数器合并,同时加上加/减控制信号,可以构成十进制加/减可逆计数器,如图515所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图515 同步十进制加/减可逆计数器 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 时,时钟方程为 CP0=CP1=CP2=CP3=CP输出方程为 驱
22、动方程为U/D=0nnnn3210B=Q Q Q Q00nn3110nn2210nnnnn3321030JK1JKQ QJKQ QJKQ Q QQ Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 上述方程和图59所示电路的方程相同。因此,当 时,图5-15所示逻辑电路实现同步十进制加法计数器的功能。当 时,时钟方程为 CP0=CP1=CP2=CP3=CP输出方程为U/D=0U/D=0nnnn3210BQ Q Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 上述方程和图512所示电路的方程
23、相同。也就是说,当 时,图515所示逻辑电路实现同步十进制减法计数器的功能。图516所示为电路的时序图。U/D=100nnnn012311nnnnn1012322nnn21033JK1JKQ Q Q QJKQ Q Q Q QJKQ Q Q第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图516 图515所示同步十进制加/减可逆计数器的时序图 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.1.2 异步计数器异步计数器 1.异步二进制加法计数器异步二进制加法计数器 按照二进制数规律对时钟脉冲进
24、行递增计数的异步电路称为异步二进制加法计数器。图517所示电路是由四个下降沿动作的JK触发器构成的四位异步二进制加法计数器。图517所示计数器的各类方程如下。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图517 四位异步二进制加法计数器 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图517所示计数器的各类方程如下。时钟方程:CP0=CP,CP1=Q0,CP2=Q1,CP3=Q2输出方程:C=Qn3Qn2Qn1Qn0驱动方程:J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1状
25、态方程:第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 CP0(即CP)为下降沿时 CP1(即Q0）为下降沿时 CP2(即Q1)为下降沿时 CP3(即Q2）为下降沿时 nn 100nn 111nn 122nn 133QQQQQQQQ第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图5-17中可以看出，只有当CP为下降沿时，Q0 由1变为0时,Q1才可能变化;只有当Q1由1变为0时,Q2才可能变化;只有当Q2由1变为0时,Q3才可能变化。因此,愈往后面,触发器状态发生变化经过的延时愈长。表55所
26、示是计数器的状态转换表,表中的时钟条件栏列出了各个时钟信号有效与否,表示下降沿。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表55 图517所示四位异步二进制加法计数器 的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 计数器的状态转换图和时序图分别如图518和图519所示。在图5-19中,为了简单起见,忽略各个触发器状态变化的延时。可以看到,此时异步二进制加法计数器的时序图和图5-2所示的同步二进制加法计数器的时序图相同。实际上,如果考虑延时,两者的时序图是有所差别的。第第5章章
27、 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图518 图517所示四位异步二进制加法 计数器的状态转换图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图519 图517所示四位异步二进制加法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2.异步二进制减法计数器异步二进制减法计数器 按照二进制数规律对时钟脉冲进行递减计数的异步电路称为异步二进制减法计数器。图520所示电路是由四个下降沿动作的JK触发器构成的四位异步二进制减法计数器。第第
28、5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图520 四位异步二进制减法计数器 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图520所示电路,我们可以写出下列方程:时钟方程:输出方程:0120123CP=CP,CP=Q,CP=Q,CP=Qnnnn3210BQ Q Q Q驱动方程:J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:CP0(即CP)为下降沿时CP1(即Q0)为
29、下降沿时CP2(即 )为下降沿时CP3(即 )为下降沿时 1Q2Qnn 100nn 111nn 122nn 133QQQQQQQQ第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图520中可以看出,只有当CP为下降沿时,Q0才可能变化;只有当Q0由1变为0时,Q1才可能变化;只有当Q1由1变为0时,Q2才可能变化;只有当Q2由1变为0时,Q3才可能变化。表56所示是它的状态转换表。状态转换图和时序图分别如图521和图522所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表56 图520所
30、示四位异步二进制减法 计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图521 图520所示四位异步二进制减法计数器的状态转换图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图522 图520所示四位异步二进制减法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 3.异步十进制加法计数器异步十进制加法计数器 按照十进制数规律对时钟脉冲进行递增计数的异步电路称为异步十进制加法计数器。图523所示电路是由四个下降沿动作
31、的JK触发器构成的异步十进制加法计数器。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图523 异步十进制加法计数器第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图523所示电路的方程如下：时钟方程:CP0=CP,CP1=Q0,CP2=Q1,CP3=Q0输出方程:C=Qn3Qn0驱动方程:00n31122nn3213JK1JQ,K1JK1JQ Q,K1第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 CP0(即CP)为下降沿时 CP1(即Q0)
32、为下降沿时 CP2(即Q1)为下降沿时 CP3(即Q0)为下降沿时 nn 100nnn 1311nn 122nn 1nn3321QQQQ QQQQQ Q Q 根据以上方程,可以得出图523所示电路的状态转换表和状态转换图,分别如表57和图524所示。图525所示是初始状态为0000时的时序图。装态方程：第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图524 图523所示异步十进制加法计数器的状态转换图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图525 图523所示异步十进制加法计数器的时
33、序图 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表57 图523所示异步十进制加法计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 4.异步十进制减法计数器异步十进制减法计数器 按照十进制数规律对时钟脉冲进行递减计数的异步电路称为异步十进制减法计数器。图526所示电路是由四个下降沿动作的JK触发器构成的异步十进制减法计数器。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图526 异步十进制减法计数器 第第5章章 常用时序逻
34、辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图526可以得到以下方程:时钟方程:输出方程:0100123CP=CP,CP=Q,CP=Q,CP=Q00nn123122nn2133JK1JQQ,K1JK1JQ Q,K1nnnn3210BQ Q Q Q驱动方程:第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:CP0(即CP)为下降沿时CP1(即 )为下降沿时CP2(即 )为下降沿时CP3(即 )为下降沿时0Q1Q2Qnn 100nn 1nn1123nn 122nnnn 13213QQQ(QQ)QQQQQ Q
35、 Q 表58所示是电路的状态转换表;图527是它的状态转换图;图5 28是初始状态为0000时的时序图。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图527 图526所示异步十进制减法计数器的状态转换图 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图528 图526所示异步十进制减法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表58 图526所示异步十进制减法计数器的状态转换表第第5章章 常用时序逻辑电路及常用时序逻辑电
36、路及MSIMSI时序电路模块的应用时序电路模块的应用 5.1.3 MSI计数器模块及应用计数器模块及应用 1.74163MSI计数器模块计数器模块 74163是中规模集成四位同步二进制加法计数器,计数范围是015。它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。图529（a）和（b）分别是它的国标符号和惯用模块符号;表59为功能表;图530是它的时序图。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图529 74163MSI四位同步二进制加法计数器 （a）国标符号;（b）惯用模块符号第第5章章 常用时序逻辑电路及常用时序逻辑电路及M
37、SIMSI时序电路模块的应用时序电路模块的应用 表59 74163MSI四位同步二进制加法计数器功能表第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图530 74163MSI四位同步二进制加法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 在图529中,CLK是时钟脉冲输入端,上升沿有效;是低电平有效的同步清零输入端;是低电平有效的同步置数输入端;EP和ET是两个使能输入端;D0、D1、D2、D3是并行数据输入端;Q0、Q1、Q2、Q3是计数器状态输出端;CO是进位信号输出端,当
38、计数到1111状态时,CO为1。CLRLD第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表59所示的功能表中列出了74163的工作模式：当 ,CLK上升沿到来时,计数器的四个输出端被同步清零。当 ,CLK上升沿到来时,计数器的四个输出端被同步置数。当 、EP=0、ET=1,CLK上升沿到来时,计数器的四个输出端保持不变,CO输出端也保持不变。CLR=0CLR=1 LD=0、CLR=1 LD=1、第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 、ET=0,CLK上升沿到来时,计数器的四个输出
39、端保持不变,CO输出端被置零。当 、EP=1、ET=1,CLK上升沿到来时,电路按二进制加法计数方式工作。CLR=1 LD=1、CLR=1 LD=1、第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2.74160MSI计数器模块计数器模块 74160是中规模集成8421BCD码同步十进制加法计数器,计数范围是09。它具有同步置数、异步清零、保持和十进制加法计数等逻辑功能。74160的国标符号和惯用模块符号分别如图531（a）和（b）所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图531
40、74160MSI四位同步十进制加法计数器 （a）国标符号;（b）惯用模块符号第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 74160的 是低电平有效的异步清零输入端,它通过各个触发器的异步复位端将计数器清零,不受时钟信号CLK的控制。74160其他输入、输出端的功能和用法和74163的对应端相同。表510是74160的功能表,它和表59所示的74163功能表基本相同。不同之处为:74160是异步清零而74163为同步清零;74160是十进制计数而74163为二进制计数。74160的时序图如图532所示。CLR第第5章章 常用时序逻辑电路及常用
41、时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表510 74160MSI四位同步十进制加法计数器功能表 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图532 74160MSI四位同步十进制加法计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 3.74191MSI计数器模块计数器模块 74191是中规模集成四位单时钟同步二进制加/减可逆计数器,计数范围是015。它具有异步置数、保持、二进制加法计数和二进制减法计数等逻辑功能。图533（a）和（b）分别是它的国标符号
42、和惯用模块符号。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图533 74191MSI四位单时钟同步二进制加/减可逆计数器 （a）国标符号;（b）惯用模块符号第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 LD是低电平有效的异步置数控制端。是使能输入端,低电平有效。/D是加/减控制端,当U/D=0时,作加法计数;当U/D=1时,作减法计数。C/B是进位/借位输出端,计数器作加法计数且Q3Q2Q1Q0=1111时,C/B=1,表示有进位输出;计数器作减法计数且Q3Q2Q1Q0=0000时,C/
43、B=1,表示有借位输出。是串行时钟输出端,用于多个芯片的级联扩展,在计数工作模式（=0）下,当C/B=1时,与计数脉冲相同。表511为74191的功能表;图534是它的时序图。SURCSRC第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表511 74191MSI四位单时钟同步二进制加/减 可逆计数器功能表 第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图534 74191MSI四位单时钟同步二进制 加/减可逆计数器的时序图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模
44、块的应用时序电路模块的应用 4.用用MSI计数器模块构成任意进制计数器计数器模块构成任意进制计数器 利用MSI计数器模块的清零端和置数端,结合MSI计数器模块的串接,可以构成任意进制的计数器。假设已有N进制的计数器模块,要构造M进制的计数器,当NM时,只用一个MSI计数器模块即可;当NM时,必须要用多个MSI计数器模块进行串接。下面分别来讨论这两种情况。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 1)已有计数器的模N大于要构造计数器的模M 当已有计数器的模N大于要构造计数器的模M时,要设法让计数器绕过其中的N-M 个状态,提前完成计数循环,
45、实现的方法有清零法和置数法。清零法是在计数器尚未完成计数循环之前,使其清零端有效,让计数器提前回到全0状态。置数法是在计数器计数到某个状态时,给它置入一个新的状态,从而绕过若干个状态。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 计数器模块的清零和置数功能有同步和异步两种不同的方式,相应的转换电路也有所不同。要让计数器绕过SM状态而从SM-1 状态转到另一个状态时,如果是同步清零或同步置数方式,就要在SM-1 状态时使计数器的同步清零端或同步置数端有效,这样，在下一个计数脉冲到来时,计数器转为全0状态或预置的状态而非SM状态，如果是异步清零或
46、异步置数方式,则要在SM状态时才使计数器的异步清零端或异步置数端有效,此时，计数器立即被清零或置数,SM状态只会维持很短的时间,不是一个稳定的计数状态。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 【例【例5.1】用74163构造十五进制加法计数器。解解74163是具有同步清零和同步置数功能的四位二进制加法计数器,它的计数循环中包含16个状态,因此又称十六进制计数器。用74163构造十五进制加法计数器就是要提前一个状态结束计数循环,使状态1110的下一个状态改为0000而非原来的1111,如图535 所示。第第5章章 常用时序逻辑电路及常用时
47、序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图535 十六进制加法转换为十五进制加法的状态转换示意图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由于74163同时具有清零和置数功能,因此既可以采用清零法也可以采用置数法。如果采用清零法,当状态为1110时,要使74163的同步清零输入端CLR变为低电平,当下一个脉冲到来时,计数器被清零,回到0000状态。此时，清零输入端CLR变回高电平,计数器又回到计数工作模式重新开始计数。用清零法将74163构造成十五进制加法计数器的电路连接图如图536（a）所示。第第5章章 常用时序逻
48、辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 如果采用置数法,当状态为1110时,要使74163的同步置数输入端LD变为低电平,并行数据输入端D0、D1、D2、D3都接0,当下一个脉冲到来时,计数器被置为0000状态。此时，置数输入端LD变回高电平,计数器又回到计数工作模式重新开始计数。用置数法将74163构造成十五进制加法计数器的电路连接图如图536（b）所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图536 用74163构造十五进制加法计数器 （a）同步清零法;(b)同步置数法第第5章章 常用时序逻辑电
49、路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 【例【例5.2】用74160构造八进制加法计数器。解解:74160是具有异步清零和同步置数功能的十进制加法计数器,它的计数循环中包含10个状态。因此,用74160构造八进制加法计数器时,要使它提前两个状态结束计数循环,使状态0111的下一个状态改为0000而非原来的1000,如图537所示。第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图537 十进制加法转换为八进制加法的状态转换示意图第第5章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路
50、模块的应用 如果采用清零法,由于74160是异步清零,即当清零输入端 变为低电平时,计数器马上被清零,回到0000状态,而无需等到下一个脉冲到来。因此,应该在1000状态而非0111状态时使清零输入端 为低电平。如果在0111状态时清零输入端 为低电平,则0111状态只能维持很短的时间而不能作为一个稳定的有效计数状态。用清零法将74160构造成八进制加法计数器的电路连接图如图538（a）所示。如果采用置数法,由于74160是同步置数,当状态为0111时,就要使74160的置数输入端 变为低电平。图538（b）所示为用置数法将74160构造成八进制加法计数器的电路连接图。CLRCLRCLRLD第
