1、第七章双极型逻辑集成电路第七章双极型逻辑集成电路 思考题思考题1.各种结构的各种结构的TTL与非门单元电路各自的与非门单元电路各自的特点是什么？特点是什么？2.各种结构的各种结构的TTL与非门单元电路中各个与非门单元电路中各个元器件的作用是什么？元器件的作用是什么？3.什么是什么是OC门？它解决了什么问题？门？它解决了什么问题？2009-3-15 韩韩 良良27.1.1 两管单元两管单元TTL与非门与非门1.结构和工作原理结构和工作原理VCCFR2R1ABCT1T2开态：输入全为高电平或浮空开态：输入全为高电平或浮空F=A.B.C T1 反向有源反向有源 T2 饱和饱和 输出低电平输出低电平关
2、态：输入有低电平关态：输入有低电平 T1 深饱和深饱和 T2 截止截止 输出高电平输出高电平()OLRCESOOLIIrVV-+=22CES2OHCCOHIRVV2-=2009-3-15 韩韩 良良37.1.1 两管单元两管单元TTL与非门与非门 2.电压传输特性电压传输特性VCCFR2R1ABCT1T201234VoVi0.80.4单位单位:VF=A.B.C2009-3-15 韩韩 良良47.1.1 两管单元两管单元TTL与非门与非门3.抗干扰能力抗干扰能力VCCFR2R1ABCT1T201234VoVi0.80.4单位单位:VVILVIHVOLVLVWVOLVNMLVOHVNMH 从电压传
3、输特性上可以看从电压传输特性上可以看到，当输入信号偏离正常的到，当输入信号偏离正常的低低(高高)电平而升高电平而升高(或降低或降低)时，时，输出的高输出的高(低低)电平并不是立刻电平并不是立刻改变。因此，允许输入的高、改变。因此，允许输入的高、低电平信号各有一个波动范低电平信号各有一个波动范围。在保证输出高、低电平围。在保证输出高、低电平基本不变的条件下，输入电基本不变的条件下，输入电平的允许波动范围称为输入平的允许波动范围称为输入端噪声容限。端噪声容限。VOH2009-3-15 韩韩 良良501234VoVi0.80.4单位单位:VVOLVNMLVOHVNMHVDDVOHminVSSVOLm
4、axVILmaxVIHminVNMLmaxVNMHmax7.1.1 两管单元两管单元TTL与非门与非门4.瞬态特性瞬态特性VCCFR2R1ABCT1T2截止过程：截止过程：由于多射极晶体管由于多射极晶体管T1的反抽作的反抽作用，用，T2迅速截止，输出电平上迅速截止，输出电平上升速度主要取决于升速度主要取决于IR2和负载电和负载电容的大小。一般速度较快。容的大小。一般速度较快。导通过程导通过程:导通速度取决于输出晶体管导通速度取决于输出晶体管T2基极驱动电流和负载电容基极驱动电流和负载电容大小。前者一般较小，导通大小。前者一般较小，导通速度慢。速度慢。2009-3-15 韩韩 良良77.1.1
5、两管单元两管单元TTL与非门与非门5.常用单元电路形式常用单元电路形式VCC（a）VCC（b）VCC（c）图图(b)提高了本级门低电平抗干扰能力，同时也提高了本级门低电平抗干扰能力，同时也使输出低电平抬高。因此对后级门有一定要求。使输出低电平抬高。因此对后级门有一定要求。图图(c)输出高电平被箝位，使输出逻辑摆幅变低，输出高电平被箝位，使输出逻辑摆幅变低，提高电平转换速度。静态功耗将增大。提高电平转换速度。静态功耗将增大。2009-3-15 韩韩 良良87.1.1两管两管TTL与非门与非门6.多发射极晶体管的设计多发射极晶体管的设计VCCFR2R1ABCT1T2降低多发射极晶体管降低多发射极晶
6、体管T1反反向漏电流的重要性向漏电流的重要性 当输入端全接高电平时，当输入端全接高电平时，多发射极晶体管多发射极晶体管T1反向有源工反向有源工作，输入端产生与作，输入端产生与T1基极电流基极电流成正比的输入漏电流，会引起成正比的输入漏电流，会引起前级输出的高电平下降，严重前级输出的高电平下降，严重时会引起逻辑错误。时会引起逻辑错误。2009-3-15 韩韩 良良9BCE 晶体管晶体管反向有源时，集电结正偏，基区寄生电反向有源时，集电结正偏，基区寄生电阻在基区引起电位差，基极电流很少进入内基区，阻在基区引起电位差，基极电流很少进入内基区，即引起晶体管效应的基极电流很小，因而产生的反即引起晶体管效
7、应的基极电流很小，因而产生的反向漏电流很小。向漏电流很小。长脖子基区减小反向漏电流原理长脖子基区减小反向漏电流原理BAC7.1.1两管两管TTL与非门与非门6.多发射极晶体管的设计多发射极晶体管的设计2009-3-15 韩韩 良良10长脖子基区多发射极晶体管版图长脖子基区多发射极晶体管版图长脖子基区长脖子基区长脖子基区通常选取长脖子基区通常选取23方（约方（约500欧姆）欧姆）等位接触等位接触 为了使多个发射区处为了使多个发射区处于相同的基区电位，于相同的基区电位，在多个发射区旁应设在多个发射区旁应设计基区等位孔并用金计基区等位孔并用金属覆盖。属覆盖。7.1.1两管两管TTL与非门与非门 6.
8、多发射极晶体管的设计多发射极晶体管的设计2009-3-15 韩韩 良良11 晶体管晶体管反向有源时，集电结正偏，由于肖特基反向有源时，集电结正偏，由于肖特基二极管正向压降低对集电结进行钳位，基极电流被二极管正向压降低对集电结进行钳位，基极电流被旁路掉，不会产生的反向漏电流。只有当基极电流旁路掉，不会产生的反向漏电流。只有当基极电流较大时才会有一部分流入基区产生的反向漏电流。较大时才会有一部分流入基区产生的反向漏电流。肖特基晶体管减小反向漏电流原理肖特基晶体管减小反向漏电流原理P-SubN-epiP+P+PN+N+EBC7.1.1两管两管TTL与非门与非门 6.多发射极晶体管的设计多发射极晶体管
9、的设计2009-3-15 韩韩 良良12肖特基多发射极晶体管版图肖特基多发射极晶体管版图肖特基二极管肖特基二极管等位接触等位接触 为了使多个发射区处为了使多个发射区处于相同的基区电位，于相同的基区电位，在多个发射区旁应设在多个发射区旁应设计基区等位孔并用金计基区等位孔并用金属覆盖。属覆盖。7.1.1两管两管TTL与非门与非门 6.多发射极晶体管的设计多发射极晶体管的设计2009-3-15 韩韩 良良137.1.2 三管单元三管单元TTL与非门与非门1.结构及工作原理结构及工作原理VCCFR2R1ABCR3T1T2T3D开态：输入全为高电平或浮空开态：输入全为高电平或浮空T1 反向有源，反向有源
10、，T2、T3饱和饱和关态：输入有低电平关态：输入有低电平T1 深饱和，深饱和，T2、T3截止截止CES3OLVV=输出低电平输出低电平输出高电平输出高电平R2CCOHIRVV2-=-VD2009-3-15 韩韩 良良14VCCFR2R1ABCR3T1T2T3DT2的作用：提高抗干扰能力的作用：提高抗干扰能力 加快了导通速度加快了导通速度 影响了截止速度影响了截止速度D 的作用：加快的作用：加快T3退饱和退饱和(截止截止)控制控制T3饱和度饱和度R3 的作用：为的作用：为T3提供泄放通路提供泄放通路 （加快截止，对导通不利）（加快截止，对导通不利）扇出能力差，速度慢，扇出能力差，速度慢，容性负载
11、能力差容性负载能力差7.1.2 三管单元三管单元TTL与非门与非门2.特点特点2009-3-15 韩韩 良良157.1.2 三管单元三管单元TTL与非门与非门3.常用单元电路形式常用单元电路形式VCCFT1RT3VCCFVCCF（a）（b）（c）图图(b)输出高电平被箝位输出高电平被箝位 降低输出的逻辑摆幅降低输出的逻辑摆幅图图(c)将二极管将二极管D改为电阻改为电阻R。R=0时时,T3不饱和，速度快，但低电平驱动差。不饱和，速度快，但低电平驱动差。R=时，属于时，属于OC门，速度慢，低电平驱动强。门，速度慢，低电平驱动强。一般可取一般可取R=100（抗饱和与非门）（抗饱和与非门）三管单元仍没
12、能被以单块集成电路形式应用三管单元仍没能被以单块集成电路形式应用到市场，而是常作简化逻辑单元电路被应用在中到市场，而是常作简化逻辑单元电路被应用在中大规模集成电路中。大规模集成电路中。2009-3-15 韩韩 良良167.1.3 四管单元四管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3DT4R4 设电源电压设电源电压VCC=5V,输入信号的高、低电平输入信号的高、低电平分别为分别为VIH=3.4V,VIL=0.2V。PN结的开启结的开启电压电压VON=0.7V。当输入有低电平时，当输入有低电平时，如如VA=VIL,T1发射结必发射结必然导通，导通后然导通，导通后T1的基的基极电
13、位被钳在极电位被钳在 VB1=VIL+VON=0.9V2009-3-15 韩韩 良良177.1.3 四管单元四管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3DT4R4 因此因此T2的发射结不的发射结不会导通。由于会导通。由于T1的集电的集电极回路电阻是极回路电阻是R2和和T2的的B-C结反向电阻之和，结反向电阻之和，阻值非常大，因而阻值非常大，因而T1工工作在深饱和区作在深饱和区,VCE(sat)=0V。T2截至，截至，Vc2为高电平，为高电平，VE2为低为低电平，从而电平，从而T3 导通，导通，T4截至，输出高电平。截至，输出高电平。R2CCOHIRVV2-=-VD-Vbe3
14、2009-3-15 韩韩 良良187.1.3 四管单元四管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3DT4R4 当输入全为高电平当输入全为高电平VIH时，如果不考虑时，如果不考虑T2的的存在，则应有存在，则应有VB1=VIH+VON=4.1V。而由于。而由于T2和和T4的存在，的存在，T2和和T4的发的发射结必然同时导通。射结必然同时导通。VB1被钳在被钳在2.1V，T2导通导通使使Vc2降低而降低而VE2升高，升高，导致导致T3 截至，截至，T4导通，导通，输出低电平。输出低电平。CES4OLVV=2009-3-15 韩韩 良良197.1.3 四管单元四管单元TTL与非门与
15、非门VCCFR2R1ABCR3T1T2T3DT4R4T3、T4：构成推挽输出，负载构成推挽输出，负载能力加强能力加强二极管二极管D：防止防止T3、T4同时导通同时导通SN54/74和和SN54L/74L系列系列电阻电阻R4：起限流作用起限流作用2009-3-15 韩韩 良良207.1.4 五管单元五管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3DT4R4四管单元与非门在输出四管单元与非门在输出端从低电平向高电平转端从低电平向高电平转换的瞬间，从电源经换的瞬间，从电源经R4、T3、D到到T4有瞬态大电有瞬态大电流流过，因而在二极管流流过，因而在二极管D的的PN结有大量的存储结有大
16、量的存储电荷，由于在线路上没电荷，由于在线路上没有泄放回路，这些电荷有泄放回路，这些电荷只能靠管子本身的复合只能靠管子本身的复合消失，影响开关速度。消失，影响开关速度。2009-3-15 韩韩 良良217.1.4 五管单元五管单元TTL与非门与非门1.结构及工作原理结构及工作原理VCCFR2R1ABCR3T1T2T3T4R5T5R4开态：输入全为高电平或浮空开态：输入全为高电平或浮空T1 反向有源，反向有源，T2、T5饱和饱和T3正向导通，正向导通，T4截止截止关态：输入有低电平关态：输入有低电平T1 深饱和，深饱和，T2、T5截止，截止，T3、T4正向导通正向导通输出高电平输出高电平CES5
17、OLVV=输出低电平输出低电平R2CCOHIRVV2-=-Vbe4-Vbe32009-3-15 韩韩 良良227.1.4 五管单元五管单元TTL与非门与非门2.特点特点VCCFR2R1ABCR3T1T2T3T4R5T5R4T3、T4构成达林顿管，代构成达林顿管，代替四管单元的替四管单元的T3和和D，T4的的VBE同时起到电平位移作用，同时起到电平位移作用，但由于此时但由于此时VCB4=VCE30，T4不进入饱和，所以不进入饱和，所以T4导导通时基区的存储电荷大大通时基区的存储电荷大大减小，而且减小，而且T4的基极有的基极有R4泄放电阻，可在倒相时泄泄放电阻，可在倒相时泄放存储电荷，因而提高了放
18、存储电荷，因而提高了电路的工作速度。电路的工作速度。2009-3-15 韩韩 良良237.1.4 五管单元五管单元TTL与非门与非门2.特点特点VCCFR2R1ABCR3T1T2T3T4R5T5R4而且，达林顿管射随器的而且，达林顿管射随器的电流增大，输出电阻小，电流增大，输出电阻小，有利于对负载电容的充电。有利于对负载电容的充电。从而提高了电路的工作速从而提高了电路的工作速度，也增大了电路高电平度，也增大了电路高电平输出时的负载能力。输出时的负载能力。2009-3-15 韩韩 良良247.1.4 五管单元五管单元TTL与非门与非门2.特点特点VCCFR2R1ABCR3T1T2T3T4R5T5
19、R4T3、T4：达林顿结构，加强：达林顿结构，加强 驱动驱动T5与与T3、T4：构成推挽输出，：构成推挽输出，加强驱动能力；加强驱动能力；电阻电阻R4：为：为T4提供泄放电提供泄放电 荷通路；荷通路；电阻电阻R5：起限流作用。：起限流作用。SN54H/74H系列系列 做内部驱动门时，可以做内部驱动门时，可以取取R5=0,以便加快速度以便加快速度2009-3-15 韩韩 良良257.1.5 六管单元六管单元TTL与非门与非门四管和五管与非门电路中，四管和五管与非门电路中，输出管输出管T5的基极回路由电阻的基极回路由电阻R3构成。当输入电压构成。当输入电压Vi0.55V时，时，T2管开始导通，管开
20、始导通，而此时而此时T5管尚未导通，对应管尚未导通，对应下图红线段的线性区。下图红线段的线性区。VCCFR2R1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率斜率=R2R3三、四、五管单元三、四、五管单元2009-3-15 韩韩 良良267.1.5 六管单元六管单元TTL与非门与非门由于电压传输特性曲线上出由于电压传输特性曲线上出现了线性区。使电路的抗干现了线性区。使电路的抗干扰能力下降。而且在电路导扰能力下降。而且在电路导通的瞬间，由于通的瞬间，由于R3的存在，的存在，分走了部分分走了部分T5的基极驱动电的基极驱动电流，使下降时间延长。流，使下降时间延长。VCCFR2R
21、1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率斜率=R2R3三、四、五管单元三、四、五管单元2009-3-15 韩韩 良良277.1.5 六管单元六管单元TTL与非门与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6T6,Rb,Rc构成有源泄放网络构成有源泄放网络代替代替R3，由于，由于Rb的存在，使的存在，使T6管比管比T5管晚导通，所以管晚导通，所以T2管的发射极电流全部灌入管的发射极电流全部灌入T5管的基极，使管的基极，使T2和和T5管几乎管几乎同时导通，改善了电压传输同时导通，改善了电压传输特性。提高了抗干扰能力。特性。提高了抗干扰能力。ViV
22、o00.6v1.3v斜率斜率=R2R3三、四、五管单元三、四、五管单元有源泄放网络有源泄放网络在在TTL后后续系列电路中被广泛采用续系列电路中被广泛采用 2009-3-15 韩韩 良良287.1.5 六管单元六管单元TTL与非门与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6而当而当T5管导通饱和后，管导通饱和后，T6管管也逐渐导通并进入饱和，对也逐渐导通并进入饱和，对T5管进行分流，使管进行分流，使T5管的饱管的饱和度变浅，超量存储电荷变和度变浅，超量存储电荷变小，因而小，因而T5管退出饱和的速管退出饱和的速度得到提高。度得到提高。在截止的瞬态，由于在截止的瞬态，由于T6
23、的基的基极没有泄放回路，完全靠复极没有泄放回路，完全靠复合消除存储电荷所以合消除存储电荷所以T6管比管比T5管晚截止，使管晚截止，使T5管有一个管有一个很好的泄放回路而很快脱离很好的泄放回路而很快脱离饱和，提高了电路的工作速饱和，提高了电路的工作速度。度。有源泄放网络有源泄放网络在在TTL后后续系列电路中被广泛采用续系列电路中被广泛采用 2009-3-15 韩韩 良良297.1.5 六管单元六管单元TTL与非门与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6有源泄放网络有源泄放网络(T6 Rb Rc)1.缩短导通时间和截止时间，缩短导通时间和截止时间，提高了速度。提高了速度
24、。2.同时使电压传输特性曲线同时使电压传输特性曲线矩形化，增强抗干扰能力。矩形化，增强抗干扰能力。有源泄放网络在有源泄放网络在TTL后续后续系列电路中被广泛采用。系列电路中被广泛采用。3.降低了功耗降低了功耗2009-3-15 韩韩 良良307.1.6 STTL与非门与非门 在六管单元基础上，在六管单元基础上，将进入饱和区工作的晶将进入饱和区工作的晶体管都加上肖特基二极体管都加上肖特基二极管箝位（采用抗饱和晶管箝位（采用抗饱和晶体管），减少存储电荷，体管），减少存储电荷，提高速度。但提高速度。但VOL略有略有上升。上升。VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6 SN54S
25、/74S系列系列2009-3-15 韩韩 良良317.1.7 LSTTL与非门与非门1.结构及特点结构及特点 SN54LS/74LS系列系列1.将多射极晶体管改为肖将多射极晶体管改为肖特基二极管特基二极管(响应快响应快)，提，提高速度，减小高速度，减小IIH。但是抗。但是抗干扰能力下降。干扰能力下降。2.将电阻将电阻R4由接地改为接由接地改为接输出，降低功耗。输出，降低功耗。在在STTL单元基础上改进：单元基础上改进：3.将所有电阻阻值加大，降将所有电阻阻值加大，降低功耗。牺牲一定速度。低功耗。牺牲一定速度。CRbVCCFR2R1ABT2T3T4R5T5R4RcT64.增加两个反馈二极管，加增
26、加两个反馈二极管，加快负载电容放电，并加快快负载电容放电，并加快T5管导通，提高速度。管导通，提高速度。2009-3-15 韩韩 良良327.1.7 LSTTL与非门与非门2.输入端改进输入端改进 SN54ALS/74ALS系列系列VCCR1ABCT2提高抗干提高抗干扰能力扰能力提高泄提高泄放速度放速度ABCT2VCCR1极大地减小极大地减小了输入端路了输入端路电流电流IIL2009-3-15 韩韩 良良337.1.8 TTL OC门（门（Open Collector）YVCCVCCVCC 如右图所示，普通如右图所示，普通TTL电电路在进行路在进行“线与线与”时，如果时，如果有两个输出为高电平
27、，另一有两个输出为高电平，另一个输出为低电平，则会有很个输出为低电平，则会有很大的电流灌向输出低电平的大的电流灌向输出低电平的电路。电路。这个电流的数值将远远这个电流的数值将远远超过正常工作时的电流，超过正常工作时的电流，可能使门电路损坏。采用可能使门电路损坏。采用OC门可以解决此问题。门可以解决此问题。2009-3-15 韩韩 良良347.1.8 TTL OC门（门（Open Collector）1.基本结构基本结构VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT62009-3-15 韩韩 良良357.1.8 TTL OC门（门（O
28、pen Collector）2.基本应用基本应用YRLVCCVCCVCCVCCYVCCVCCVCC2009-3-15 韩韩 良良367.1.9 TTL 三态门三态门输出有三种状态：输出有三种状态：0,1,Z 当当OC门的输出由低电平变为高电平时，门的输出由低电平变为高电平时，由于没有一般与非门的有源上拉作用，驱动由于没有一般与非门的有源上拉作用，驱动容性负载只能通过数值较大的上拉电阻来实容性负载只能通过数值较大的上拉电阻来实现，所以速度慢，负载能力差。现，所以速度慢，负载能力差。可以采用三态逻辑门电路。可以采用三态逻辑门电路。2009-3-15 韩韩 良良377.1.9 TTL 三态门三态门输
29、出有三种状态：输出有三种状态：0,1,ZVCCMGVCCFAB基本门基本门控制门控制门CDFABEBUSG1G2G3应用示例应用示例2009-3-15 韩韩 良良387-2 单管逻辑门电路单管逻辑门电路2009-3-15 韩韩 良良39 思考题思考题1.单管逻辑门的工作原理是什么？单管逻辑门的工作原理是什么？2.单管逻辑门运用特点是什么？级连时单管逻辑门运用特点是什么？级连时应注意什么？应注意什么？2009-3-15 韩韩 良良407.2.1 单管禁止门单管禁止门A为为0时，禁止时，禁止B信号信号B为为1时，禁止时，禁止A信号信号VCCRLTABFABF001011100111F=A BABF
30、ABF2009-3-15 韩韩 良良417.2.2 单管串级与非门单管串级与非门 与单管禁止门相比较：由与单管禁止门相比较：由单发射极改为多发射极，多发单发射极改为多发射极，多发射级的输入信号之间是射级的输入信号之间是“与与”的关系。的关系。VCCRLTABFCF=A BCABFC2009-3-15 韩韩 良良427.2.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展 1.C1-E2 连接连接F1=A1 B1 C1 VCCRLB2F2A1B1C1A2F1=A2 A1 B1 C1+A2 B2F2A2B1C1B2A1F2=A2 B2 F1 2009-3-15 韩韩 良良437.2.3 单管逻辑门的逻
31、辑扩展单管逻辑门的逻辑扩展2.C1-C2“线与线与”F=A1 B1 C1 +A2 B2 C2 FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C22009-3-15 韩韩 良良447.2.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展3.E1-E2连结连结RLAAFRLFOPVCCAAFFOPF=A OPF=A OP2009-3-15 韩韩 良良457.2.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展 4.C1-B2 连接连接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F=A1 B1 C1 B2 C2 2009-3-15 韩韩 良良467.2.3 单管逻辑门的逻辑扩展
32、单管逻辑门的逻辑扩展5.异或非门异或非门F=A BABFVCCRLABF2009-3-15 韩韩 良良477.2.4 单管逻辑门运用特点单管逻辑门运用特点1.输出低电平逐级提高输出低电平逐级提高VCCRLTABFVCCRLTABFVC=VE+VCES应注意不要高应注意不要高于后级的阈值于后级的阈值电压。必要时电压。必要时后级应采用高后级应采用高阈值门将输出阈值门将输出低电平降低。低电平降低。VCCFA高阈值门高阈值门VCCRLTABF2009-3-15 韩韩 良良487.2.4 单管逻辑门运用特点单管逻辑门运用特点2.驱动基极负载时输出高电平会被后级箝位驱动基极负载时输出高电平会被后级箝位VC
33、CRLTABFVB=VE+VBE 这时与基极这时与基极负载之间应加隔负载之间应加隔离管。离管。若驱动多个若驱动多个负载，会有枪电负载，会有枪电流现象。流现象。VCCFRLTABVCCFRLTABVCCVCC2009-3-15 韩韩 良良497-3 TTL集成电路集成电路版图设计版图设计2009-3-15 韩韩 良良50 思考题思考题1.集成电路版图设计为什么非常重要？集成电路版图设计为什么非常重要？2.版图设计基本尺寸分为哪两大类？影版图设计基本尺寸分为哪两大类？影响它们的因素有哪些？响它们的因素有哪些？3.晶体管图形尺寸与哪些因素有关？晶体管图形尺寸与哪些因素有关？4.扩散电阻条宽如何确定？
34、扩散电阻条宽如何确定？5.隔离区如何划分？隔离区如何划分？2009-3-15 韩韩 良良517.3.1 集成电路版图设计的重要性集成电路版图设计的重要性 集成电路版图就是集成电路制作过程集成电路版图就是集成电路制作过程中所需要的光刻掩膜版的设计图，是在考中所需要的光刻掩膜版的设计图，是在考虑工艺条件的基础上确定了集成电路中每虑工艺条件的基础上确定了集成电路中每个器件的形状、尺寸、位置、及器件之间个器件的形状、尺寸、位置、及器件之间的连接关系和连线宽度。的连接关系和连线宽度。因此，集成电路版图对集成电路功能因此，集成电路版图对集成电路功能的正确性、性能的好坏起着决定性作用。的正确性、性能的好坏起
35、着决定性作用。2009-3-15 韩韩 良良527.3.1 集成电路版图设计的重要性集成电路版图设计的重要性2009-3-15 韩韩 良良537.3.2 TTL集成电路版图设计的一般过程集成电路版图设计的一般过程 1.了解工艺流程及工艺参数，掌握（确定）了解工艺流程及工艺参数，掌握（确定）设计规则；设计规则；2.根据电路参数要求进行定性和定量分析，根据电路参数要求进行定性和定量分析，确定电路结构和各个元器件的工作参数；确定电路结构和各个元器件的工作参数；3.按器件参数要求，根据设计规则设计各元按器件参数要求，根据设计规则设计各元件的基本图形和基本尺寸；件的基本图形和基本尺寸；2009-3-15
36、 韩韩 良良547.3.2 TTL集成电路版图设计的一般过程（续）集成电路版图设计的一般过程（续）4.划分隔离区：处于外延层的电极的电位相划分隔离区：处于外延层的电极的电位相同的晶体管可以放在同一个隔离区，二同的晶体管可以放在同一个隔离区，二极管按晶体管的原则处理，电阻要根据极管按晶体管的原则处理，电阻要根据类型遵循隔离原则；类型遵循隔离原则；5.布局布线：相关器件靠近，热量分布均匀，布局布线：相关器件靠近，热量分布均匀，布线要短，适当调整器件图形，面积要布线要短，适当调整器件图形，面积要小，接近方形，满足封装要求。小，接近方形，满足封装要求。2009-3-15 韩韩 良良557.3.3 版图
37、设计规则的基本内容版图设计规则的基本内容 版图设计规则是版图设计过程中要遵守的版图设计规则是版图设计过程中要遵守的各层掩膜图形的最小线宽及相关掩膜图形之间各层掩膜图形的最小线宽及相关掩膜图形之间的最小间距，它代表了工艺实现的水平，但不的最小间距，它代表了工艺实现的水平，但不是唯一设计尺寸。是唯一设计尺寸。最小线宽一般包括：金属布线层的最小宽最小线宽一般包括：金属布线层的最小宽度，引线孔、通孔的最小宽度，各种扩散区的度，引线孔、通孔的最小宽度，各种扩散区的最小宽度等。最小宽度等。最小间距一般包括：同层掩膜版中相邻图最小间距一般包括：同层掩膜版中相邻图形之间的最小间距和不同层相关掩膜版图形之形之间
38、的最小间距和不同层相关掩膜版图形之间的最小间距。如基区扩散最小间距、发射区间的最小间距。如基区扩散最小间距、发射区扩散与基区扩散最小套刻间距等。扩散与基区扩散最小套刻间距等。2009-3-15 韩韩 良良567.3.3 版图设计规则的基本内容版图设计规则的基本内容1.影响最小线宽的因素：影响最小线宽的因素：制版能力：制版能力：制版设备、掩膜版质量、操作水平等制版设备、掩膜版质量、操作水平等 光刻水平：光刻水平：光刻设备、光刻胶质量、操作水平等光刻设备、光刻胶质量、操作水平等 介质成分、厚度以及杂质分布均匀度等介质成分、厚度以及杂质分布均匀度等2009-3-15 韩韩 良良577.3.3 版图设
39、计规则的基本内容版图设计规则的基本内容2.影响最小间距的因素影响最小间距的因素掩膜对准容差：掩膜对准容差：掩膜容差、光刻对准容差（多次性）掩膜容差、光刻对准容差（多次性）横向扩散：横向扩散：与与PN结深度有关结深度有关，具有方向性，具有方向性耗尽层宽度：耗尽层宽度：与工作电压、杂质浓度有关与工作电压、杂质浓度有关可靠性的余度：可靠性的余度：包括其它未考虑因素包括其它未考虑因素 2009-3-15 韩韩 良良587.3.4 多射级晶体管的版图设计多射级晶体管的版图设计 1.减小反向漏电流的重要性减小反向漏电流的重要性 当输入端当输入端A为高电为高电平，平，C为低电平时，为低电平时，VOHVOLV
40、CCFR2R1ACT1T2E1E2NPNI叉叉 E1本来应该截止，现本来应该截止，现在却因为横向在却因为横向NPN的存的存在而有交叉漏电流。在而有交叉漏电流。I叉叉大小与横向大小与横向NPN的的交叉放大系数交叉放大系数 有关。有关。叉叉 2009-3-15 韩韩 良良597.3.4 多射级晶体管的版图设计多射级晶体管的版图设计 1.减小反向漏电流的重要性减小反向漏电流的重要性VCCFR2R1ACT1T2E1E2 当输入端全为高当输入端全为高电平时，电平时，T1工作在反工作在反向有源，如果向有源，如果 较大，较大，会引起前级输出的高会引起前级输出的高电平下降，严重时会电平下降，严重时会引起逻辑错
41、误。引起逻辑错误。VOHVOHR 2009-3-15 韩韩 良良607.3.4 多射级晶体管的版图设计多射级晶体管的版图设计 2.采用长脖子基区结构采用长脖子基区结构VCCFR2R1ABCT1T2 T1反向有源时，集电结正反向有源时，集电结正偏，基极电流的大部分不进偏，基极电流的大部分不进入内基区，减小了晶体管效入内基区，减小了晶体管效应，应，R，叉叉均变小。均变小。（23方）方）2009-3-15 韩韩 良良617.3.4 多射级晶体管的版图设计多射级晶体管的版图设计 3.采用肖特基晶体管结构采用肖特基晶体管结构VCCFR2R1ABCT1T2 T1反向有源时，集电结正反向有源时，集电结正偏，
42、基极电流的大部分被肖偏，基极电流的大部分被肖特基二极管分流，减小了晶特基二极管分流，减小了晶体管效应。体管效应。2009-3-15 韩韩 良良627.3.5 二极管的版图设计二极管的版图设计 根据电路对二极管的具体要求（如二极根据电路对二极管的具体要求（如二极管的正向压降、反向击穿电压、恢复时间），管的正向压降、反向击穿电压、恢复时间），选取相应结构的二极管。选取相应结构的二极管。根据工作电流和对寄生串连电阻的要求根据工作电流和对寄生串连电阻的要求选取相应大小的面积。选取相应大小的面积。肖特基二极管要注意减小边缘电场集中肖特基二极管要注意减小边缘电场集中现象，以便改善击穿特性。现象，以便改善击
43、穿特性。2009-3-15 韩韩 良良637.3.6 TTL集成电路版图设计举例集成电路版图设计举例中速中速中功耗八输入端与非门（有与扩展端）中功耗八输入端与非门（有与扩展端）(1)静态参数要求静态参数要求2009-3-15 韩韩 良良64 典型典型PN结隔离工艺结隔离工艺 P-sub =715 cm RBL=20 /epi=0.20.5 cm Wepi=57 m RB=200 /Xjc=2.53 m RE=20 /Xje=1.52 m 207.3.6 TTL集成电路版图设计举例集成电路版图设计举例中速中速中功耗八输入端与非门（有与扩展端）中功耗八输入端与非门（有与扩展端）(1)工艺条件工艺条
44、件2009-3-15 韩韩 良良657.3.6 TTL集成电路版图设计举例集成电路版图设计举例(2)工艺层工艺层钝化层保护芯片表面，钝化窗口作为压焊钝化层保护芯片表面，钝化窗口作为压焊点点钝化窗口（钝化窗口（pad）7器件电极的连线器件电极的连线金属（金属（Metal）6金属与隔离墙、基区扩散、发射区扩散的金属与隔离墙、基区扩散、发射区扩散的接触孔接触孔引线孔引线孔Contact）5制作制作NPN管的发射区，制作外延层电极的管的发射区，制作外延层电极的欧姆接触，制作电阻（经常用作欧姆接触，制作电阻（经常用作“磷桥磷桥”）发射区扩散（发射区扩散（N+）4制作制作NPN管的基区、制作横向管的基区、
45、制作横向PNP管的发管的发射区和集电区，制作电阻（精度适中）射区和集电区，制作电阻（精度适中）基区扩散（基区扩散（P）3器件间的电性能隔离器件间的电性能隔离隔离墙（隔离墙（P+）2减小寄生减小寄生PNP影响，减小串联电阻，制作影响，减小串联电阻，制作小电阻（精度差）小电阻（精度差）埋层（埋层（N+-BL）1图层标识图层标识主要用途主要用途工艺层工艺层序号序号2009-3-15 韩韩 良良667.3.6 TTL集成电路版图设计举例集成电路版图设计举例(3)设计规则设计规则 1.扩散区与引线孔最小套刻间距扩散区与引线孔最小套刻间距 6 2.引线孔最小尺寸引线孔最小尺寸 10 x12 3.硼扩散区和
46、磷扩散区最小宽度硼扩散区和磷扩散区最小宽度 14 4.硼扩与磷扩最小套刻间距硼扩与磷扩最小套刻间距 8 5.硼扩、磷扩最小间距硼扩、磷扩最小间距 14 6.隔离扩散区最小宽度隔离扩散区最小宽度 16 7.元件与隔离槽最小间距元件与隔离槽最小间距 22 8.金属线最小宽度金属线最小宽度 12 9.金属线最小间距金属线最小间距 1010.金属线与引线孔最小套刻间距金属线与引线孔最小套刻间距 4 11.钝化窗口最小尺寸钝化窗口最小尺寸 100 x10012.钝化窗口最小间距钝化窗口最小间距 10013.隔离槽与钝化窗口最小间距隔离槽与钝化窗口最小间距 5014.划片道最小宽度划片道最小宽度 2002
47、009-3-15 韩韩 良良677.3.6 TTL集成电路版图设计举例集成电路版图设计举例(4)设计规则解析设计规则解析序号序号规则名称规则名称目的目的1埋层最小宽度埋层最小宽度保证光刻质量保证光刻质量2隔离墙最小宽度隔离墙最小宽度保证光刻质量和掺杂质量保证光刻质量和掺杂质量3隔离墙与埋层最小间距隔离墙与埋层最小间距确保隔离墙与埋层不相接，降低隔离结击穿电压确保隔离墙与埋层不相接，降低隔离结击穿电压4基区扩散最小宽度基区扩散最小宽度保证光刻质量保证光刻质量5基区扩散最小间距基区扩散最小间距防止不相关的基区扩散短接，确保电隔离防止不相关的基区扩散短接，确保电隔离6基区扩散与隔离墙最小间距基区扩散
48、与隔离墙最小间距防止基区扩散与隔离墙短接，确保电隔离防止基区扩散与隔离墙短接，确保电隔离7发射区最小宽度发射区最小宽度保证光刻质量保证光刻质量8发射区最小间距发射区最小间距防止不相关的发射区扩散短接，确保电隔离防止不相关的发射区扩散短接，确保电隔离9发射区与隔离墙最小间距发射区与隔离墙最小间距确保发射区扩散与隔离墙不相接，防止降低隔离确保发射区扩散与隔离墙不相接，防止降低隔离结击穿电压结击穿电压10发射区与基区扩散最小间距发射区与基区扩散最小间距确保发射区扩散与基区扩散不相接，防止降低集确保发射区扩散与基区扩散不相接，防止降低集电结击穿电压电结击穿电压序号序号规则名称规则名称目的目的11基区扩
49、散对发射区扩散的最小包含距离基区扩散对发射区扩散的最小包含距离 防止发射结与集电结短接防止发射结与集电结短接12引线孔最小宽度引线孔最小宽度保证光刻质量保证光刻质量13扩散区对引线孔的最小包含距离扩散区对引线孔的最小包含距离防止防止PN结短路结短路14金属最小宽度金属最小宽度保证光刻质量保证光刻质量15金属最小间距金属最小间距保证光刻质量保证光刻质量16金属对引线孔的最小包含距离金属对引线孔的最小包含距离保证连接质量保证连接质量17钝化窗口最小宽度钝化窗口最小宽度保证压焊质量保证压焊质量18钝化窗口最小距离钝化窗口最小距离保证压焊质量保证压焊质量19金属对钝化窗口的最小包含距离金属对钝化窗口的
50、最小包含距离保证压焊质量保证压焊质量20钝化窗口距器件图形最小距离钝化窗口距器件图形最小距离减小压焊对器件的影响减小压焊对器件的影响2009-3-15 韩韩 良良687.3.6 TTL集成电路版图设计举例集成电路版图设计举例(5)选定电路结构选定电路结构VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1与扩展与扩展2009-3-15 韩韩 良良697.3.6 TTL集成电路版图设计举例集成电路版图设计举例(6)隔离区划分隔离区划分 根据隔离原理划分根据隔离原理划分6个个隔离区（不含钳位二极隔离区（不含钳位二极管）：管）：T1，T2，T3和和T4，T5，Rb、Rc和和T6，R1
