1、1第第2 2章章微处理器与总线2主要内容：n微处理器的一般构成及工作原理；微处理器的一般构成及工作原理；n80888088微处理器的特点、引线及结构；微处理器的特点、引线及结构；n总线的一般概念；总线的一般概念；n* *8038680386微处理器的特点及结构；微处理器的特点及结构；n* *Pentium 4Pentium 4微处理器中的新技术微处理器中的新技术。32.12.1 微型机概述4了解：n微处理器的功能；微处理器的功能；n微处理器的基本组成。微处理器的基本组成。5微处理器的功能n是计算机系统的核心是计算机系统的核心n根据指令实现各种相应的运算根据指令实现各种相应的运算n实现数据的暂存
2、实现数据的暂存n实现与存储器和接口的信息通信实现与存储器和接口的信息通信n .6微处理器的一般构成n运算器运算器n控制器控制器n内部寄存器组内部寄存器组72.2 80882.2 8088微处理器8主要内容：n8088/8086CPU的特点的特点n8088CPU外部引线及功能；外部引线及功能；n8088CPU的内部结构和特点；的内部结构和特点；n各内部寄存器的功能；各内部寄存器的功能；n8088的工作时序。的工作时序。9一、8088/8086CPU的特点n了解：了解：n程序与程序与指令指令n指令执行的一般过程指令执行的一般过程n指令的串行执行与并行流水线执行指令的串行执行与并行流水线执行n808
3、8/8086CPU的主要特点的主要特点101. 程序和指令n程序：程序：n具有一定功能的指令的有序集合具有一定功能的指令的有序集合n指令：指令：n由人向计算机发出的、能够为计算机所识别的命令。由人向计算机发出的、能够为计算机所识别的命令。112. 指令执行的一般过程 取指令取指令 指令译码指令译码 读取操作数读取操作数 执行指令执行指令 存放结果存放结果123. 串行和并行方式的指令流水线n串行工作方式：串行工作方式： 控制器和运算器交替工作，按顺序完成控制器和运算器交替工作，按顺序完成 上述指令执行过程。上述指令执行过程。n并行工作方式：并行工作方式： 运算器和控制器可同时工作。运算器和控制
4、器可同时工作。13串行工作方式n80888088以前的以前的CPUCPU采用串行工作方式：采用串行工作方式：取指令取指令1执行执行指令指令1分析分析指令指令1CPUBUS忙碌忙碌忙碌忙碌取指令取指令2执行执行指令指令2分析分析指令指令214并行工作方式n8088CPU采用并行工作方式采用并行工作方式BIU EU取指令取指令1执行执行指令指令1分析分析指令指令1CPU取指令取指令2执行执行指令指令2分析分析指令指令2取指令取指令2执行执行指令指令2分析分析指令指令2忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌154. 8088/8086 CPU的特点n采用并行流水线工作方式采用并行流水线工作方式 通
5、过设置指令预取队列实现通过设置指令预取队列实现n对内存空间实行分段管理对内存空间实行分段管理 将内存分为将内存分为4 4个段并设置地址段寄存器，以实个段并设置地址段寄存器，以实 现对现对1 1MBMB空间的寻址空间的寻址n支持多处理器系统支持多处理器系统CPU内内部结构部结构存储器存储器寻址部寻址部分分工作模工作模式式168088CPU的两种工作模式n8088可工作于两种模式下可工作于两种模式下 最小模式最小模式 最大模式最大模式n最小模式为单处理器模式，控制信号较少，最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。一般可不必接总线控制器。n最大模式为多处理器模式，控制信号较多，
6、最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。须通过总线控制器与总线相连。17n注意下列几点：注意下列几点：n 8086的数据线和地址线是复用的，的数据线和地址线是复用的，n 8086可用高可用高8位传送位传送1字节，也可用低字节，也可用低8位传位传送送1个字节，还可一次传送个字节，还可一次传送1个字个字n RESET是系统复位信号是系统复位信号18两种工作模式的选择方式n80888088是工作在最小还是最大模式由是工作在最小还是最大模式由MN/MXMN/MX端状端状态决定。态决定。MN/MX=0MN/MX=0工作于最大模式，反之工作工作于最大模式，反之工作于最小模式于最小
7、模式19二、二、8088CPU的引线及功能n引脚定义的方法可大致分为：引脚定义的方法可大致分为：n每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；n引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/MIO/M等）；等）；nCPUCPU工作于不同方式有不同的名称和定义（工作于不同方式有不同的名称和定义（WR/LOCK WR/LOCK 等）；等）；n分时复用引脚（分时复用引脚（ADAD7 7ADAD0 0 等）等） ；n引脚的输入和输出分别传送不同的信息（引脚的输入和输出分别传送不同的信息（RQ/GTRQ/GT）20主要引线（最小模式下）n地址线和数据线：地址线和数据线
8、：nADAD7 7-AD-AD0 0：低低8 8位地址和数据信号分时复用。位地址和数据信号分时复用。在传在传送地址信号时为单向，传送数据信号时为双向。送地址信号时为单向，传送数据信号时为双向。nA A1919-A-A1616：高高4 4位地址信号，分时复用。位地址信号，分时复用。nA A1515-A-A8 8 ：输出输出8 8位地址信号。位地址信号。21主要的控制和状态信号nWRWR： 写信号；写信号；nRDRD： 读信号；读信号；nIO/MIO/M：为为“0”“0”表示访问内存，表示访问内存， 为为“1”“1”表示访问接口；表示访问接口；nDENDEN： 低电平有效时，允许进行读低电平有效时
9、，允许进行读/ /写操作；写操作；nRESETRESET：复位信号。复位信号。22例：n当当WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0时，时， 表示表示CPUCPU当前正在进行当前正在进行读存储器读存储器操作操作23READY信号T T1 1T T2 2T T3 3TwaitTwaitT T4 424中断请求和响应信号nINTR：可屏蔽中断请求输入端可屏蔽中断请求输入端nNMI：非屏蔽中断请求输入端非屏蔽中断请求输入端nINTA：中断响应输出端中断响应输出端25总线保持信号nHOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，以
10、外的其他设备要求占用总线时， 通过该引脚向通过该引脚向CPU发出请求。发出请求。nHLDA：总线保持响应信号输出端。总线保持响应信号输出端。CPU对对 HOLD信号的响应信号信号的响应信号。2627三、三、8088CPU的内部结构n8088内部由两部分组成：内部由两部分组成： 执行单元（执行单元（EU） 总线接口单元（总线接口单元（BIU）28执行单元包括 运算器运算器 8个通用寄存器个通用寄存器 1个标志寄存器个标志寄存器 EU部分控制电路部分控制电路教材第教材第46页页图图2-6图图29执行单元n功能功能n指令译码指令译码n指令执行指令执行n暂存中间运算结果暂存中间运算结果n保存运算结果特
11、征保存运算结果特征指令的执行指令的执行在标志寄存器在标志寄存器FLAGS中中在在ALU中完成中完成在通用寄存器中在通用寄存器中30总线接口单元功能：功能：n从内存中取指令到指令预取队列从内存中取指令到指令预取队列n负责与内存或输入负责与内存或输入/输出接口之间的数据传送输出接口之间的数据传送n在执行转移程序时，在执行转移程序时，BIU使指令预取队列复位，从使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。指定的新地址取指令，并立即传给执行单元执行。31结论n指令预取队列的存在使指令预取队列的存在使EU和和BIU两个两个部分可同时进行工作，从而部分可同时进行工作，从而n提高了提高
12、了CPU的效率；的效率；n降低了对存储器存取速度的要求降低了对存储器存取速度的要求328088的内部寄存器n含含14个个16位寄存器，按功能可分为三类位寄存器，按功能可分为三类 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器深入理解：每个寄存器中数据的含义深入理解：每个寄存器中数据的含义33通用寄存器 数据寄存器（数据寄存器（AX，BX，CX，DX） 地址指针寄存器（地址指针寄存器（SP，BP） 变址寄存器（变址寄存器（SI，DI）34数据寄存器n8088含含4个个16位数据寄存器，它位数据寄存器，它们又可分为们又可分为8个个8位寄存器，即：位寄存器，即：nAX
13、nBXnCXnDXAH，ALCH，CLBH，BLDH，DL35数据寄存器特有的习惯用法nAX：累加器。所有累加器。所有I/O指令都通过指令都通过AX与接口传送与接口传送 信息，中间运算结果也多放于信息，中间运算结果也多放于AX中；中；nBX：基址寄存器。在间接寻址中用于存放基地址；基址寄存器。在间接寻址中用于存放基地址；nCX：计数寄存器。用于在循环或串操作指令计数寄存器。用于在循环或串操作指令 中存放计数值；中存放计数值；nDX：数据寄存器。在间接寻址的数据寄存器。在间接寻址的I/O指令中存放指令中存放 I/O端口地址；在端口地址；在32位乘除法运算时，存放位乘除法运算时，存放 高高16位数
14、。位数。36地址指针寄存器nSP：堆栈指针寄存器，其内容为栈顶的：堆栈指针寄存器，其内容为栈顶的 偏移地址；偏移地址；nBP：基址指针寄存器，常用于在访问内基址指针寄存器，常用于在访问内 存时存放内存单元的存时存放内存单元的偏移地址。偏移地址。37BX与BP在应用上的区别n作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；n作为基址寄存器，用作为基址寄存器，用BX表示所寻找的数据在表示所寻找的数据在数据段；用数据段；用BP则表示数据在堆栈段。则表示数据在堆栈段。38变址寄存器nSI：源变址寄存器源变址寄存器nDI：目标变址寄存器目标变址寄存器n变址寄存器常用于指令的间
15、接寻址或变址变址寄存器常用于指令的间接寻址或变址寻址。特别是寻址。特别是在串操作指令中在串操作指令中，用，用SI存放存放源操作数的偏移地址，而用源操作数的偏移地址，而用DI存放目标操存放目标操作数的偏移地址。作数的偏移地址。39段寄存器 用于存放相应逻辑段的段基地址用于存放相应逻辑段的段基地址 CS：代码段寄存器。代码段存放指令代码代码段寄存器。代码段存放指令代码 DS：数据段寄存器数据段寄存器 ES：附加段寄存器附加段寄存器 SS：堆栈段寄存器：指示堆栈区域的位置堆栈段寄存器：指示堆栈区域的位置存放操作数存放操作数40控制寄存器nIP：指令指针寄存器，其内容为下一条要执行指令指针寄存器，其内
16、容为下一条要执行 指令的偏移地址指令的偏移地址nFLAGS：标志寄存器，存放运算结果的特征标志寄存器，存放运算结果的特征 6个状态标志位（个状态标志位（CF，SF，AF，PF，OF，ZF） 3个控制标志位（个控制标志位（IF，TF，DF）41四、存储器寻址段基地址（段基地址（16位）位） 310150 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 1904 段首的偏移地址：段首的偏移地址：0000H42物理地址n段基地址段基地址 =6000Hn段首地址段首地址n偏移地址偏移地址n物理地址物理地址数数据据段段60009H00H12H60000H0009H43四、存储器寻址n物理地址
17、由段基地址和物理地址由段基地址和偏移地址组成偏移地址组成物理地址物理地址=段基地址段基地址16+偏移地址偏移地址0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址44例：n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操作数偏移地址某操作数偏移地址=0204H，n画出各段在内存中的分布、段首地址及操作数画出各段在内存中的分布、段首地址及操作数的物理地址。的物理地址。45例题解答n设操作数在数据段，则操设操作数在数据段，则操作数的物理地址为：作数的物理地址为：n250AH 16+0204H = 252A4H10550H250A0H
18、2EF00H8FF00HCSDSESSS 46堆栈及堆栈段的使用n堆栈：内存中一个特殊区域，用于存放暂时堆栈：内存中一个特殊区域，用于存放暂时不用或需要保护的数据。不用或需要保护的数据。n常用于响应中断或子程序调用。常用于响应中断或子程序调用。47例：n若已知（若已知（SS）=1000H （SP）=0100Hn则堆栈段的段首地址则堆栈段的段首地址 = ？n栈顶地址栈顶地址=？n若该段最后一个单元若该段最后一个单元 地址为地址为10200H，则栈底则栈底=？段首段首栈底栈底栈顶栈顶堆堆栈栈区区48五、时序n时序的概念：时序的概念：CPU各引脚信号在时间上的关系各引脚信号在时间上的关系n总线周期：
19、总线周期：CPU完成一次访问内存（或接口）完成一次访问内存（或接口） 操作所需要的时间。一个总线周期操作所需要的时间。一个总线周期 至少包括至少包括4个时钟周期。个时钟周期。49微处理器的一般工作过程n一个程序工作例（求解一个程序工作例（求解5+8）取指令取指令1取操作数取操作数1取指令取指令2执行指令执行指令2502.2.5 5 系统总线51主要内容：n总线的基本概念和分类；总线的基本概念和分类；n总线的工作方式；总线的工作方式；n常用系统总线标准。常用系统总线标准。52一、概述n总线：总线： 是是一组导线和相关的控制、驱动电路一组导线和相关的控制、驱动电路的的集合。是集合。是计算机系统各部
20、件之间传输地址、数据和控制信计算机系统各部件之间传输地址、数据和控制信息息的的通道。通道。地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）53总线分类CPU总线总线系统总线系统总线外部总线外部总线片内总线片内总线片外总线片外总线按相对按相对CPU的位置分的位置分按层次结构分按层次结构分内部总线：内部总线：CPU内部连接各寄存器及运算部件之间的内部连接各寄存器及运算部件之间的总线。总线。系统总线：系统总线：CPU同计算机系统的其他高速功能部件，同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。如存储器、通道等互相连接的总线。I/O总线：总线：中、低速中
21、、低速I/O设备之间互相连接的总线。设备之间互相连接的总线。54二、总线的系统结构n单总线结构单总线结构 在许多单处理器的计算机中，使用一条单一的系统总线来连接在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和主存和I/O设备，叫做单总线结构。如图所示：设备，叫做单总线结构。如图所示： 此时要求连接到总线上的逻辑部件必须高速运行，以便在某此时要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。线时，能迅速放弃总线控制权。55多总线结构 2.双
22、总线结构双总线结构这种结构保持了单总线系统简单、易于扩充的优点，但又在这种结构保持了单总线系统简单、易于扩充的优点，但又在CPU和主存之间专门设置了一组高速的存储总线，使和主存之间专门设置了一组高速的存储总线，使CPU可通过专可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍可通过系统总线与外设之间实现可通过系统总线与外设之间实现DMA操作，而不必经过操作，而不必经过CPU。当当然这种双总线系统以增加硬件为代价。如图所示：然这种双总线系统以增加硬件为代价。如图所示：56面向CPUCPU的双总线结构n存储器与存储器与I/O
23、接口间无直接通道接口间无直接通道CPU M I/O I/O I/O57面向存储器的双总线结构n在单总线结构基础上增加一条在单总线结构基础上增加一条CPU到存储到存储器的高速总线器的高速总线CPU M I/O I/O I/O583.三总线结构三总线结构 它是在双总线系统的基础上增加它是在双总线系统的基础上增加I/O总线形成的。总线形成的。 在在DMA方式中，外设与存储器间直接交换数据而不经过方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了从而减轻了CPU对数据输入输出的控制，而对数据输入输出的控制，而“通道通道”方式进一步提方式进一步提高了高了CPU的效率。通道实际上是一台具有特殊功
24、能的处理器，又称的效率。通道实际上是一台具有特殊功能的处理器，又称为为IOP(I/O处理器处理器),它分担了一部分它分担了一部分CPU的功能，以实现对外设的统的功能，以实现对外设的统一管理及外设与主存之间的数据传送。一管理及外设与主存之间的数据传送。显然，由于增加了显然，由于增加了IOP，使使整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。59总线操作n特点：特点：n任意时刻，总线上只能有一对设备进行信息交换。（分时）任意时刻，总线上只能有一对设备进行信息交换。（分时）n总线周期总线周期n微处理器通过外部总线对存储器或微处
25、理器通过外部总线对存储器或I/O端口进行一次读端口进行一次读/写写操作的过程。操作的过程。n一个总线周期内做的操作：一个总线周期内做的操作：n总线请求总线请求n总线仲裁总线仲裁n寻址寻址n数据传送数据传送60总线性能指标 总线的带宽n总线本身所能达到的最高传输速率，是衡量总线性能的总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒重要指标，单位兆字节每秒(MB/s)。【例例1】(1)某总线在一个总线周期中并行传送某总线在一个总线周期中并行传送4个字节的数据，个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为假设一个总线周期等于一个总线时钟周期，总线时钟频率
26、为33MHz，则总线带宽是多少则总线带宽是多少? (2)如果一个总线周期中并行传送如果一个总线周期中并行传送64位数据，总线时钟频率升为位数据，总线时钟频率升为66MHz，则总线带宽是多少则总线带宽是多少?解解 (1)设总线带宽用设总线带宽用Dr表示，总线时钟周期用表示，总线时钟周期用T=1/f表示，一个总线表示，一个总线周期传送的数据量用周期传送的数据量用D表示，表示， 根据定义可得根据定义可得 Dr = D/T = D1/T = Df =4B331000000/s=132MB/s(2)64位位=8B， Dr= Df =8B661000000/s=528MB/s 61总线的基本功能n数据传送
27、数据传送n同步方式同步方式n异步方式异步方式n仲裁控制仲裁控制n链式查询方式链式查询方式n计数器查询方式计数器查询方式n独立请求方式独立请求方式n出错处理出错处理n总线驱动总线驱动62同步、异步方式 在在同步定时同步定时协议中，事件出现在总线上的时刻由总线时钟信号协议中，事件出现在总线上的时刻由总线时钟信号来确定。由于采用了公共时钟，每个功能模块什么时候发送或接来确定。由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。 同步定时同步定时适用于适用于总线长度较短、各功能模块存取时间比
28、较接近总线长度较短、各功能模块存取时间比较接近的情况。的情况。 在在异步定时异步定时协议中，后一事件出现在总线上的时刻取决于前协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的共公时钟信号。总线周期的长度是可变的。统中，不需要统一的共公时钟信号。总线周期的长度是可变的。 异步定时的异步定时的优点优点是总线周期长度可变，不把响应时间强加到是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但这以增加总线的复杂性和成本为代价。总线上。但这以增加总线的复杂性和成本为代价。63链式查询方式64独立请求方式65三、常用系统总线nISA（8/16位）位）nPCI（32/64位）位）nAGP（加速图形端口，用于提高图形处理能力）加速图形端口，用于提高图形处理能力）PCI总线体系结构总线体系结构P64图图2-31
