1、单片机系统扩展单片机系统扩展单片机系统扩展通知：n考试时间：教学16周星期三（12月16号） 下午5-6节（13：30开始）n考试地点：一教304、305、306教室单片机系统扩展应用系统总体设计应用系统总体设计 （1）应用系统分析）应用系统分析（2）主机的选择）主机的选择n通用型：通用型：80c51n专用型：某一领域（电表、记事本、专用型：某一领域（电表、记事本、LCD接口等）接口等）n总线型：三总线结构、非总线、复用结构总线型：三总线结构、非总线、复用结构n存储器：程序存储器结构存储器：程序存储器结构 OTP、Flash在线编程在线编程n技术特点：技术特点：4、8、16、32机，指令集（机
2、，指令集（RISC)8位机为主，位机为主，RISC指令长度指令长度12、14位，程序存储器结构位，程序存储器结构 12-14位，指令：单字长、单地址、单周期流水线方式位，指令：单字长、单地址、单周期流水线方式（3）硬件系统配置：）硬件系统配置：1）主机功能分配）主机功能分配 ：I/O口、中断、定时口、中断、定时/计数、串口计数、串口2）外部功能部件的扩展与配置）外部功能部件的扩展与配置n 外部存储器的扩展与配置外部存储器的扩展与配置 :程序存储器程序存储器 数据存储器数据存储器n I/O口的扩展与配置：口的扩展与配置： 合理安排合理安排I/O口口n 外围部件的扩展与配置外围部件的扩展与配置:
3、LCD LED AD DA IO扩展扩展简单控温系统简单控温系统n数据采集数据采集模拟信号转变数字信号模拟信号转变数字信号 A/Dn人机对话人机对话键盘、显示、设置时间键盘、显示、设置时间/温度温度n控制温度控制温度数字信号转变模拟信号数字信号转变模拟信号 D/An输出控制结果输出控制结果打印报表打印报表n与上位机联系与上位机联系通讯方式的设定通讯方式的设定 n数据总线数据总线 P0口口n地址总线地址总线 P0口分时复用（口分时复用（A0-A7）P2口（口（A8-A15）n控制总线控制总线 EA PSEN RD WR ALE RET nI/O线线 P1口口 P3口口16位地址线位地址线8位数据
4、线位数据线控制线控制线P2P0ALERDWRPSENEARETX0X1P1P3I/O锁存器8051地址空间分配n寻址寻址64K空间空间（1）数据存储器）数据存储器（2）程序存储器）程序存储器16位地址总线位地址总线 :PSEN和和CS访问外部程序存储器访问外部程序存储器 RD / WR和和CS访问外部数据存储器访问外部数据存储器nMOV类指令访问内部类指令访问内部RAM nMOVX类指令访问外部类指令访问外部RAMn地址空间分配与外部存储器容量及数量有关地址空间分配与外部存储器容量及数量有关n访问外部数据存储器与外部访问外部数据存储器与外部I/O接口的地址空间接口的地址空间不能重叠不能重叠VC
5、CP0P2WRRDINT0INT1EAPSEN分离电路分离电路译码电路译码电路复位复位电路电路RST时钟时钟电路电路X0X1单片机单片机NC+5V/GND显示显示电路电路模数模数转换转换电路电路数模数模转换转换电路电路键盘键盘控制控制电路电路变送器变送器驱动器驱动器D0D7CSCSWRWRWRCSCSWRRDRD1.1.系统构成系统构成ALE译码方法n选择指定芯片选择指定芯片_片选片选 n选择芯片某一单元选择芯片某一单元_字选字选n线性选择法：利用空余地址线做片选信线性选择法：利用空余地址线做片选信号号n地址译码法：利用高位空余地址线做译地址译码法：利用高位空余地址线做译码信号码信号译码电路译
6、码电路设计设计 I/O端口不需要用地址进行访问定位，但仍然需端口不需要用地址进行访问定位，但仍然需要片选信号进行访问控制，要片选信号进行访问控制，I/O端口端口访问控制信号的访问控制信号的产生方法包括：产生方法包括：全地址译码法、部分地址译码法、全地址译码法、部分地址译码法、线性选则法线性选则法。全地址译码法全地址译码法 全部地址参与译码，产生的控制信号对应唯一全部地址参与译码，产生的控制信号对应唯一地址。地址。部分地址译码法部分地址译码法 部分地址参与译码，产生的控制信号对应某一部分地址参与译码，产生的控制信号对应某一地址区域，而不是唯一地址。地址区域，而不是唯一地址。线性选则法线性选则法
7、直接使用地址线作为读直接使用地址线作为读/写访问控制信号线。写访问控制信号线。数据数据/ /地址分离电路设计地址分离电路设计D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11U274LS373EA/VP31X119X218RESET9RD17WR16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN2
8、9ALE/P30TXD11RXD10VCC40GND20U189C51WDRDP3.4A1A2A3A4P3.2RSTALED0D1D2D4D3D5D6D7A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15复位电路时钟电路+5V/GND32368579111315171921译译码码电电路路C1C2C3C410121416182022244 全地址全地址译码电路译码电路设计设计 3-8译码器（译码器（74LS138）性能分析）性能分析输输 入入输输 出出使使 能能选选 择择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7E3 E2 E1C B A1 0 00 0 0011
9、111111 0 00 0 1101111111 0 00 1 0110111111 0 00 1 1111011111 0 01 0 0111101111 0 01 0 1111110111 0 01 1 0111111011 0 01 1 11111111074LS13874LS138逻辑功能真值表逻辑功能真值表A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y7712345679101112131415U174LS133A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y77U274LS138+5A 0A 1A 2A
10、3A 4A 5A 6A 7A 8A 9A 10A 11A 12A 13A 14A 15C 1C 2C 3C 42422201874LS13374LS133地址信号地址信号输入输入A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X XF FF FF F8-F8-F 74LS13874LS138地址信号地址信号输入输
11、入3-83-8译码器译码器 74LS138实现的全地址译码器实现的全地址译码器片选信号与片选信号与74LS13874LS138实现二次译码设计实现二次译码设计12345679101112131415U 174L S133+5A 0A 1A 2A 3A 4A 5A 6A 7A 8A 9A 1 0A 1 1A 1 2A 1 3A 1 4A 1 5C 1C 2C 3C 424222018A 1A 2A 3A 4+516141210+5C 1 -1C 1 -2C 1 -3C 1 -4C 1 -5C 1 -6C 1 -7C 1 -8C 1 -9C 1 -1 0C 1 -1 1C 1 -1 2C 1 -1
12、 3C 1 -1 4C 1 -1 5C 1 -1 6A1B2C3E 14E 25E 36Y 015Y 114Y 213Y 312Y 411Y 510Y 69Y 77U 274L S138A1B2C3E 14E 25E 36Y 015Y 114Y 213Y 312Y 411Y 510Y 69Y 77U 274L S138A1B2C3E 14E 25E 36Y 015Y 114Y 213Y 312Y 411Y 510Y 69Y 77U 374L S138C1 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 E2 E3 0 1 1 1 1 1 1 1 1 1 0
13、0 0 0 1 F FF F8 8 部分地址部分地址译码电路译码电路设计设计 74LS13874LS138输出状输出状态仅与部分地址信态仅与部分地址信号输入有关。号输入有关。 地址信号地址信号A0-A7A0-A7并未使用，并未使用，A8-A12A8-A12作为后续二次译码作为后续二次译码的地址信号。的地址信号。VC CD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11U274LS373EA/VP31X119X218R ESET9R D17W R16INT012INT113T014T115P101P112P123P134
14、P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P30TXD11R XD10VC C40GND20U189C 51C 1C 2C 3C 4D0D1D2D4D3D5D6D7A 0A 1A 2A 3A 4A 5A 6A 7A 8A 9A 10A 11A 12A 13A 14A 15911131517192118202224A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y77U374LS138A1A2
15、A3A4101214167 地址信号地址信号A13-A13-A15A15作为作为74LS13874LS138地地址译码器输入。址译码器输入。外部外部数据数据存储器和存储器和I/O接口译码接口译码P2ALEP0WRRD62256815582550832打印机打印机878A8-A15A0-A7D0-D7Y7-Y0P2.72.5373A8-A140000H-7FFFH8000H-9FFFHA000H-BFFFHCOOOH-DFFFHE000H-FFFFH4*8=32K74LS21805174LS138A1B2C3E 14E 25E 36Y 015Y 114Y 213Y 312Y 411Y 510Y
16、69Y 77V C C部分译码法部分译码法 部分地址参与译码，产生的控制信号对应某一部分地址参与译码，产生的控制信号对应某一地址区域，而不是唯一地址。地址区域，而不是唯一地址。A15A13A14RAM1RAM2RAM3RAM48KB8KB8KB8KB32KBI/O1访问控制访问控制I/O2访问控制访问控制I/O3访问控制访问控制I/O4访问控制访问控制8KB8KB8KB8KB32KB例如：例如：地址译码地址译码n将地址线高位作为译码线将地址线高位作为译码线P2.5 P2.6 P2.7Y0Y7Y0Y7A13P2.5A14P2.6A15P2.774LS138ABCYX-8KB地址地址 X: 0-7
17、G1G2AG2B第二级第二级G2B74LS138ABC片选译码：片选译码：805127328255827908090832P2.7P2,6P2.5P2.4P2.0-3CSCSCSCSCSPSENRDWRA0-1ALEP0P2A0ALEn程序存储器程序存储器2732地址地址0000H-0FFFH CS接地接地nI/O扩展扩展8255地址地址EFFCH-EFFFH或或E000H-E003Hn -CS接接P2.4 。内部留有内部留有4个寄存器地址。个寄存器地址。n1110,1111,1111,1100-1110,1111,1111,1111n1110,0000,0000,0000-1110,0000
18、,0000,0011 1/0不影响不影响n键盘显示键盘显示8279地址地址DFFFH-DFFEH或或D000H-DOO1H -CS接接P2.5。内部留有内部留有2个寄存器地址个寄存器地址n1101,1111,1111,1111-1101,1111,1111,1110 n1101,0000,0000,0000-1101,0000,0000,0001地址空间的安排地址空间的安排地址空间的安排地址空间的安排nA/D芯片芯片0809地址地址BFFFH或或B000H CS接接P2.6n1011,1111,1111,1111 1011,0000,0000,0000内部留有内部留有8个模拟通道地址，个模拟通
19、道地址，具体地址？具体地址？nD/A芯片芯片0832地址地址7FFFH或或7000H CS接接P2,7n0111,1111,1111,1111 0111,0000,0000,0000123456线选法线选法 直接使用地址线作为读直接使用地址线作为读/写访问控制信号线。写访问控制信号线。地址地址A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0状态状态 0 0 P2.0（A8）= 0P2.0WRDR2CS1CS74LS32外部程序存储器扩展外部程序存储器扩展 64KOED0-D7A0-A7A8-A15ALEP2P0373PSENCS8051读外部程序存储器的数据读外部程
20、序存储器的数据 MOVC指令指令高位地高位地址址低位地低位地址址数据总数据总线线ROM外部数据存储器扩展外部数据存储器扩展OED0-D7A0-A7A8-A15ALEP2P0373WRCS8051WERDY0高位地址高位地址低位地址低位地址数据总线数据总线地址译码地址译码RAM读外部数据存储器读外部数据存储器 指令指令MOVX外部数据存储器扩展外部数据存储器扩展 128 KOED0-D7A0-A7A8-A15ALEP2P0373WRCS8051WERDA16P1.0高位地址高位地址低位地址低位地址数据总线数据总线利用P1.0口线读外部数据存储器读外部数据存储器 指令指令MOVXRAM程序程序/数
21、据存储器混合应用数据存储器混合应用n调试程序方便调试程序方便n执行执行MOVX指令时，产生指令时，产生RD / WR信号将程序装信号将程序装入入RAM中。可以进行读中。可以进行读/写修改。写修改。n执行执行RAM中程序时，由中程序时，由PSEN信号选通信号选通RAM读出读出与门与门RD / WRPSENOE混合选通信号RAM并行总线扩展驱动并行总线扩展驱动n数据总线驱动双向 74LS245n地址总线驱动单向74LS244n控制总线驱动与配置控制线控制线地址线地址线并行总线缓冲并行总线缓冲/驱动驱动单片机缓冲缓冲/驱动器驱动器ABC地址线地址线数据线数据线命令线命令线 数据线驱动 地址线驱动PS
22、EN RD74LS245A P0.0 P0.7B D0 D7DIR G 74LS244P2.0P2.7A8A151G2GG=0 DIR=0 B AG=0 DIR=1 A BD 03Q 02D 14Q 15D 27Q 26D 38Q 39D 413Q 412D 514Q 515D 617Q 616D 718Q 719O E1L E11U 374L S373E A /V P31X 119X 218R E SE T9R D17W R16IN T 012IN T 113T 014T 115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435
23、P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSE N29A L E /P30T X D11R X D10V C C40G N D20U 189C 51W DR DP3.4P3.2R STD 0D 1D 2D 4D 3D 5D 6D 7复 位 电 路时 钟 电 路+5V/GND32368579111315171921A 02A 13A 24A 35A 46A 57A 68A 79B 018B 117B 216B 315B 414B 513B 612B 711E19D IR1U 274L S245A 0A 1A 2A 3A 4A
24、5A 6A 74 4. .数据总线驱动电路设计数据总线驱动电路设计ABDIR 74LS24574LS245内部电路内部电路外部数据存储器的读写操作外部数据存储器的读写操作n读指令：读指令：MOVX A,DPTR MOVX A, Ri n写指令：写指令：MOVX DPTR,A MOVX Ri, An如：如：3F50H数据读到数据读到A指令指令 MOV DPTR ，#3F50H MOVX A ， DPTR或或MOV P2 ， #3FH MOV R0 ， #50H MOVXA ， R0外部数据存储器的读写操作外部数据存储器的读写操作n如将如将55H数据写到外部数据数据写到外部数据RAM 3F50H单
25、元操作指令：单元操作指令：nMOVA ，#55HnMOVDPTR ，#3F50HnMOVX DPTR ，An或或nMOVA ，55HnMOVR0 ，#50HnMOVP2 ，#3FHnMOVX R0，AVcc20Iout111lsbDI07Iout212DI16DI25Rfb9DI34DI416Vref8DI515DI614msbDI713ILE19WR218CS1WR12Xfer17+5+5+53CWRD0D1D2D3D4D5D6D7AD0832指令指令 “ MOVX DPTR, A ” 产生控制信号产生控制信号3CWRtt3CWR 运行修改后的测试程序，运行修改后的测试程序，有有 信号，信号
26、，D/A芯片芯片其他引脚连接有误；否则检其他引脚连接有误；否则检查查 信号产生电路信号产生电路。3CWR3CWR并行外围扩展技术n并行并行I/O口方式口方式 并行扩展总线方式并行扩展总线方式I/O口扩展（锁存、键口扩展（锁存、键盘、显示灯、数码管盘、显示灯、数码管等等)总线方式扩展总线方式扩展(8155、ADC0809、DAC0832等等)8168WRRDD0-D7A0-A15I/OI/OI/OI/OI/OD0-D7A0-A15D0-D7单片机单片机 并行并行I/O口的扩展特性口的扩展特性n输出锁存（接口非三态，一对一数据传送）输出锁存（接口非三态，一对一数据传送）n握手交互（握手交互（I/O
27、口双方数据锁存，握手线）口双方数据锁存，握手线）n指令控制实现时序协议（指令时序实现双方协议）指令控制实现时序协议（指令时序实现双方协议）并行总线的扩展特性并行总线的扩展特性 *三态输出（总线方式三态输出（总线方式 分时操作多个分时操作多个I/O口口 需要寻址）需要寻址） *时序交互（双方数据传输按时序操作）时序交互（双方数据传输按时序操作） *总线协议由总线协议由CPU控制（数据传送控制（数据传送CPU控制，不用握手控制，不用握手信号）信号）并行并行I/O口扩展的键盘口扩展的键盘单片机VCC独立式键盘扫描独立式键盘扫描P2.7RD74LS244P0口口线选译码并行并行I/O口扩展的键盘（查询
28、）口扩展的键盘（查询）n行列式键盘行列式键盘n列线输出低电位，查询行线电平列线输出低电位，查询行线电平行线行线(输入输入)列线列线(输出低电平输出低电平)单片机RDWR74LS273P0口口？输入芯片型号？输入芯片型号并行并行I/O口扩展的键盘（口扩展的键盘（中断方式）中断方式）n中断方式行列式键盘中断方式行列式键盘n由中断请求进入键盘服务子程序由中断请求进入键盘服务子程序n列线输出低电位，查询行线电平列线输出低电位，查询行线电平列线列线(输出输出低电位低电位)行线行线(输入输入)单片机INT LED数码显示器结构及原理数码显示器结构及原理abcdefgdp1 234 5109 8 76edV
29、ccc dpgfVccab123、84510976edcdp bafg124510976edc dp b afg3、8共阳共阳共阴共阴LED显示器显示方式显示器显示方式 静态方式静态方式 动态方式动态方式88字段字段 字段字段 字段字段字位字位 字位字位 字位字位字位字位 字位字位 字位字位字段字段电子工程设计电子工程设计-控温系统控温系统：显示系统显示系统 （总线方式）（总线方式）D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR174LS273D13Q12D24Q25D37Q36D48Q49D513Q512D61
30、4Q615D717Q716D818Q819CLK11CLR174LS273D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR174LS273D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR174LS273aaaabbbbccccddddeeeeffffggggdpdpdpdpD0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7第一位第二位第三位第四位+5CS33C
31、S3474LS27374LS273CS31CS32静态方式静态方式123VCCVCCVCCEA/VP31WR16P0039P0138P0237P0336P0435P0534P0633P0732P2021D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR1abfcgde76425910abcdefg5dpdp38VccVcc 用用74LS273 设计显示数据输出电路（总线方式）设计显示数据输出电路（总线方式）74LS273875174LS322CS数码管数码管显示数据输出显示数据输出74LS273输出输出P2.0（A8
32、）WR2CSD0D7显示内容刷新显示内容刷新Q1Q8Q1Q8？显显示示7、8的的输输出出控控制制并行并行I/O口扩展的显示电路口扩展的显示电路（总线方式）（总线方式）6位显示器位显示器单片机动态扫描方式动态扫描方式P2.0P2.1WR874LS32-或门74LS273P0口口LED显示方式显示方式n单片机驱动能力单片机驱动能力n静态不占用静态不占用CPU时间，时间，I/O口线用得多。口线用得多。n动态占用动态占用CPU时间，时间，I/O线占用的少线占用的少n专用的显示驱动芯片专用的显示驱动芯片n若与键盘扫描电路结合组成人机对话系统若与键盘扫描电路结合组成人机对话系统（请思考和设计）。（请思考和
33、设计）。并行总线接口扩展的显示、键盘并行总线接口扩展的显示、键盘RL0-8SL0-21381387545174078位显示器位显示器B0-3A0-382798051BDINTP2.7WRRD8*8=64字位字位字段字段P0口口V C C2. 阵列式键盘电路设计阵列式键盘电路设计 阵列式键盘电路工作原理阵列式键盘电路工作原理S1S2S3S4R1R2R3R4K0K1K2K3K7K11K15K14K13K12K8K9K10K6K5K4R1R2R3R4S1S4原理图原理图时序图时序图VC C1A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y412
34、2Y192Y272Y352Y431G12G19123456VC CD13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819C LK11C LR1U?74LS273D0D7D0D7P2.0WRDRP2.0WRDRD0D7R1R4S1S41Y11Y474LS24474LS273原理图原理图时序图时序图74LS32 阵列式键盘电路设计参考阵列式键盘电路设计参考D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR11A121A241A361A482A1112A2132A3
35、152A4171Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19R1R2R3R4R5D0D1D2D3D4+5+5CS35CS3674LS27374LS2244L1L2L3L4电子工程设计电子工程设计-控温系统：控温系统：键盘管理键盘管理（总线方式）（总线方式） Q0Q1Q2Q3D0D1D2D3D0D1D2D3C15S0S1S2S3S4O0O1O2O3O4D4C16CS1DnQnCS2SnOnD0D1D2D3S0S1S2S3S4O0O1O2O3O4D4A0A1Y0Y1Y2Y3A0A1C15CS3An00011011Y0Y1Y2Y3OnSnVCCVCC123123123WRRDRDCS1CS2CS3键盘实现方案一键盘实现方案一键盘实现方案二键盘实现方案二abfcgdeabfcgdeabfcgdeabfcgdeD0D7D7D0D0D7C11C12C13C14C15C16C1A0A1A23. 显示和键盘控制电路集成实现方案显示和键盘控制电路集成实现方案显示控制电路显示控制电路键盘控制电路键盘控制电路译码电路译码电路
