1、數位邏輯與電子學數位邏輯與電子學陳鍾誠 2005年5月16日邏輯閘邏輯閘開關開關圖圖2.1二進位開關。二進位開關。 開關控制開關控制圖圖2.2由開關所控制的燈光由開關所控制的燈光 。L(x) = x串聯與並聯串聯與並聯圖圖2.3兩個基本函數兩個基本函數 。反向反向 NOT6l假設在開關為閉路時有正向的動作發生，例如點亮燈光。 l假設我們連接燈光如圖2.5所示。此例中開關與燈光為並聯，而不是串聯。 l我們在這個電路中加了一個額外的電阻，以確保開關為閉路時不會使電源短路。當開關為開路時，燈光會亮。如此行為可以表示如下： ()10,01L xxLxLx其 中若若圖圖2.5反向電路。反向電路。以開關實
2、作邏輯函數以開關實作邏輯函數l圖2 .4說明如何用三個開關以更複雜的方式控制燈光。l如何用三個開關以更複雜的方式控制燈光。此開關的串並聯 (serial-parallel connection) 是實作下列邏輯函數：l當x3 = 1，而且至少x1或x2輸入為1時，燈光會亮。 123123(,)()L xxxxxxS x 1 L 電源電源 S x 2 燈光燈光 S x 3 邏輯閘是由電晶體所組成的邏輯閘是由電晶體所組成的l電晶體l類型 l雙極接面電晶體 (TTL、ECL)l金氧半導體場效電晶體 (MOSFET) l特徵l某些狀況下、電會流過、某些狀況下不會。穿遂效應。主流MOSFETMOSFET
3、P-Channel MOSFET : P-Channel MOSFET : 斷路狀態斷路狀態+ + + + + + + + + + +因為正電對正電排斥，正電進不來 ，因此不通。P-Channel MOSFET : P-Channel MOSFET : 通路狀態通路狀態-+ + + + + + + + + + +因為負電吸引下，正電穿過 N 型矽，通了，稱為穿隧效應。的原理的原理NMOSNMOS電晶體的電流電壓關係電晶體的電流電壓關係CMOS反向器的電壓轉換特徵反向器的電壓轉換特徵積體電路中的寄生電容積體電路中的寄生電容CMOS電路的動態電流電路的動態電流傳遞延遲的扇出的影響傳遞延遲的扇出的影
4、響緩衝器緩衝器l緩衝器 (buffer) 是一個邏輯閘，有一個輸入x，一個輸出f，而且f = x。 l如圖3.56a所示。我們可以建立不同驅動能力 (drive capability) 的緩衝器，依電晶體的大小而不同。 l衝器的電晶體比用在典型邏輯閘的電晶體還大。非反向緩衝器的圖形符號如圖3.56b所示。 l另一種緩衝器是反向緩衝器 (inverting buffer)。 l緩衝器可以處理相當大量的電流，因為是以大型電晶體建構而成。這種使用緩衝器的例子是發光二極體(light-emitting diode, LED) 的控制。 三態緩衝器三態緩衝器l三態緩衝器有一個輸入x，一個輸出f，以及控制
5、輸入致能 (enable) e。 l三態緩衝器的圖形符號如圖3.57a所示。致能輸入是用來決定三態緩衝器是否產生輸出訊號，如圖3.57b所示。圖中 (c)描述部分的真值表。l對於表中使得e = 0的這兩列，其輸出以邏輯值Z表示，稱為高阻抗狀態 (high-impedance state)。l三態 (tri-state) 的名稱由來是邏輯訊號有兩個正常狀態0和1，以及Z代表第三個狀態，沒有產生輸出訊號。三態緩衝器的應用三態緩衝器的應用l右圖的電路中，三態緩衝器的輸出被接在一起。 l這種連接是有可能的，因為控制輸入s的連接方式，使得兩個緩衝器的其中一個必然為高阻抗狀態。l例如，假設x1 = 1且x
6、2 = 0。x1緩衝器產生輸出VDD，x2緩衝器產生輸出Gnd。VDD和Gnd之間形成短路，穿過三態緩衝器中的電晶體。 l三態緩衝器這種連線方式不可能發生在一般的邏輯閘，因為其輸出永遠為有效；因此可能發生短路。 傳輸閘傳輸閘l將NMOS和PMOS電晶體組合在單一開關，使其能夠驅動輸出端至低值或高值都很好。圖為此電路，稱為傳輸閘 (transmission gate)。如圖中 (b) 部分與 (c) 部分所示，就像開關一般從x連接到f。 使用傳輸閘製作使用傳輸閘製作 XOR 電路電路l產生圖c的電路。每個AND和OR邏輯閘都需要六個電晶體，而NOT邏輯閘需要兩個電晶體。因此以CMOS技術需要22
7、個電晶體來實作此電路。藉由使用傳輸閘，我們可以減少所需的電晶體個數為 8 個。22個電晶體8 個電晶體使用傳輸閘實現多工器使用傳輸閘實現多工器電壓與位元電壓與位元以以NMOS電晶體做為開關電晶體做為開關l圖3.2b 為NMOS電晶體的圖形符號，有四個電子終端，分別為源極 (souce)、汲極 (drain)、閘極 (gate) 以及基底 (substrate)。 l若VG為低值，則源極和汲極之間沒有連接，我們稱之為非導通 (turned off)。l若VG為高值，則電晶體為導通 (turned on)，如同閉路開關，連接源極和汲極。 l當NMOS電晶體為導通時，其汲極被拉低 (pull dow
8、n) 至Gnd，當PMOS電晶體為導通時，其汲極被拉高 (pull up) 至VDD。 以以PMOS電晶體做為開關電晶體做為開關NMOS 與與 PMOSV S = V DDV D V G 開路開關當V G = V DDV D V DD閉路開關當 V G = 0 VV D = V DDV DD(b) PMOS電晶體(a) NMOS 電晶體 V G V D V S = 0 V閉路開關當V G = V DDV D = 0 V開路開關當 V G = 0 VV D P-Channel v.s. N-ChannelP-Channel v.s. N-Channel10通通使用使用 NMOS 建構建構 NOT
9、 閘閘使用使用 NMOS 建構建構 NAND 雜雜使用使用 NMOS 建構建構 NOR 閘閘使用使用 NMOS 建構建構 AND 閘閘使用使用 NMOS 建構建構 OR 閘閘CMOSCMOS = 拉高網路+拉低網路 = PUN + PDN = PMOS + NMOSf(x1, x2, , xn)f(x1, x2, , xn)CMOS 的特性的特性l省電l當輸入為低值或高值時，CMOS反向器中沒有電流流動。以以 CMOS 實作實作 NOT 閘閘f = xf = xf = xf = x以以 CMOS 實作實作 AND 閘閘f = x1 x2 = x1 +x2f = x1 x2 = x1 +x2f
10、= x1 x2f = x1 x2以以 CMOS 實作實作 NAND 閘閘1212fx xxx以以 CMOS 實作實作 NOR 閘閘f = x1 +x2 = x1 x2f = x1 +x2 = x1 x2f = x1 +x2 f = x1 +x2 CMOS Inverter (not)CMOS Inverter (not)1L = 0+Vdd = 10CMOS Inverter (not)CMOS Inverter (not)0+Vdd = 1L = 01通不通CMOS NANDCMOS NAND110L=0Vdd=1通通不通不通結語結語l資管系的硬體課程都學完了l對硬體有興趣的同學請到電子系修電子學與計算機結構 !l對系統軟體有興趣的同學請修系統程式與作業系統 !數位邏輯計算機結構系統程式程式語言電子學半導體材料
