1、该电子教案为一书的配套教学资源版权所有,不得用于其它商业用途ab逻辑1&ab逻辑1&图2.1 熔丝未编程的结构 图2.2 熔丝编程的结构ab逻辑1&ab逻辑1&图2.3 熔丝未编程的结构 图2.4 熔丝编程的结构 FB内部的逻辑使用积之和SOP描述。36个输入提供了72个真和互补信号到可编程的“与”阵列来生成90个乘积项。最多可用的90个乘积项可以通过乘积项分配器分配到一个每个宏单元。图2.7 宏单元的内部结构触发器资源触发器资源组合逻辑资源组合逻辑资源快速连接开关矩阵的内部结构快速连接矩阵快速连接矩阵 IO块内部逻辑 由布尔代数理论可知，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算
2、等等，最多只可能存在2n种结果，所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。 FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。 实际逻辑电路实际逻辑电路LUT实现方式实现方式a,b,c,d输入输入逻辑输出逻辑输出RAM地址地址RAM中存储内容中存储内容00000000000001000010.1111111111 4/6输入输入LUT实现实现8:1多路复用器的原理多路复用器的原理 XilinxSpartan-6 FPGA芯片的内部版图结构，随着FPGA集成度的不断增加，其功能不断的增强，新一代的FPGA芯片内
3、部结构包含: n GTP收发器n CLB单元n PCI-E块n IO组n 存储器控制块n 块存储器n DSP模块n 时钟管理模块等资源。 可配置的逻辑块（Configurable Logic Block, CLB）是主要的逻辑资源，用于实现顺序和组合逻辑电路。 每个CLB连接到一个开关矩阵用于访问通用的布线资源。一个CLB包含一对切片Slice。这两个切片没有直接的相互连接，每个切片通过列组织在一起。对于每个CLB，CLB底下的切片标号为SLICE(0)，CLB上面的切片标号为SLICE(1)。 LUT进位链进位链触发器触发器复用器复用器触发器触发器 DCM的符号图2.20 FPGA内的布线资源特点具体体现高性能最大800Mbps低成本节约软件逻辑，较小的晶圆低功耗专用的逻辑容易设计时间收敛不再是一个问题可配置的多端口用户接口核生成器/MIG向导 & EDK支持 DSP模块内部结构分析其结构分析其结构.和和DSP算法的关系算法的关系 7系列FPGA的性能
