1、第 四 章组合逻辑电路组合逻辑电路4.1 概述概述 4.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 编码器 译码器 数据选择器（多路选择器）、数据分配器数据选择器（多路选择器）、数据分配器 算术逻辑运算单元 数值比较器4.3 常用的组合逻辑电路 MSI组合部件具有功能强、兼容性好、体积小、功耗低、使用灵活等优点，因此得到广泛应用。本节介绍几种典型MSI组合逻辑部件的功能及应用：数据选择器数据选择器工作原理：工作原理：数据选择器就是在数字信号的传输过程中，从一组数据选
2、择器就是在数字信号的传输过程中，从一组数据中选出某一个送到输出端，也叫多路开关。数据中选出某一个送到输出端，也叫多路开关。D0YD1D2D34 4 选选 1 1 数据选择器工作示意图数据选择器工作示意图A A1 1A A0 0数据选择器数据选择器: : 根据地址码的要求，从多路输入信号中根据地址码的要求，从多路输入信号中 选择其中一路输出的电路选择其中一路输出的电路. .又称多路选择器又称多路选择器(Multiplexer(Multiplexer，简称，简称MUX)MUX)或多路开关。或多路开关。多路输入多路输入一路输出一路输出地址码输入地址码输入1 10 0Y=D1D1常用常用2 2选选1
3、1、4 4选选1 1、8 8选选1 1和和1616选选1 1等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入信号个数N与地址码个数与地址码个数n的关系为的关系为N = 2n以双以双4选选1数据选数据选择器择器74HC153为为例说明数据选择例说明数据选择器的工作原理器的工作原理逻辑图形符号逻辑图形符号其中对于一个数据选择器：其中对于一个数据选择器：输出端的逻辑式为：输出端的逻辑式为：101301120111011011SAADAADAADAADY附加控制端附加控制端:1S：输出端输出端1Y选通地址输入端选通地址输入端、:01AA数据输入端数据输入端:1310DD其真值表如
4、下表所示：其真值表如下表所示：S 1A1A0Y110000D10001D11010D12011D13101301120111011011SAADAADAADAADYA1A0010 1D3 D0 D1 D2 Y1 的的卡诺图卡诺图(1)当当S1=1时，数据选择器被禁止，输出封锁为低电平；时，数据选择器被禁止，输出封锁为低电平；(2)当当S1=0时，数据选择器工作；时，数据选择器工作；分析分析:(1) “8选选1”数据选择器需要数据选择器需要3位地址码，位地址码，8个输入端，个输入端，1 个输出端，输出端的逻辑式为：个输出端，输出端的逻辑式为：例例1. 试用双试用双4选选1数据选择器数据选择器74
5、HC153组成组成8选选1数据数据选择器。选择器。7012601250120123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY(2) 双双 “4选选1”数据选择器可以提供数据选择器可以提供8个数据输入端；个数据输入端；(3) “4选选1”数据选择器只有数据选择器只有2位地址输入，故需要利用位地址输入，故需要利用S 做为第做为第3位地址输入端。位地址输入端。解：如图连接方式，解：如图连接方式，(1)当当 A2=0 时，时，地址范围：地址范围：000 011上边选择器工作上边选择器工作;通过通过地址地址A1A0从从
6、D0D3中选中选择一个数据经择一个数据经Y1输出。输出。下边选择器被禁止，下边选择器被禁止，输出输出Y2为低电平。为低电平。(2) 当当A2=1时，时，地址范围：地址范围：100 111下边选择器工作下边选择器工作; 通过地址通过地址A1A0 从从D4D7中选择一个数中选择一个数据经据经Y2 输出。输出。上边选择器被禁止，输出上边选择器被禁止，输出Y1为低电平。为低电平。综上所说：综上所说：8选选1数据选择器的输出数据选择器的输出 Y=Y1+Y2用数据选择器实现组合逻辑函数（用数据选择器实现组合逻辑函数（1 1） 由于数据选择器在输入数据全部为由于数据选择器在输入数据全部为 1 1 时，输出为
7、地址时，输出为地址输入变量全体最小项的和。输入变量全体最小项的和。 例如例如:4:4选选1 1数据选择器的输出数据选择器的输出: : Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当当 D0 = D1 = D2 = D3 = 1 时时，Y = m0 + m1+ m2 + m3 。当当 D0 D3 为为0 0、1 1的不同组合时，的不同组合时，Y 可输出不同的最小项可输出不同的最小项表达式。表达式。 而任何一个逻辑函数都可表示成最小项表达式而任何一个逻辑函数都可表示成最小项表达式.因此因此,当逻当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，辑函数的变量个数和数据选择
8、器的地址输入变量个数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地址输入可直接将逻辑函数输入变量有序地接数据选择器的地址输入端。端。(1) 具有具有n位地址输入的数据选择器，可实现位地址输入的数据选择器，可实现(不大于不大于) n变量的任何形式组合逻辑函数。变量的任何形式组合逻辑函数。例：试用数据选择器实现函数例：试用数据选择器实现函数 Y = AB + AC + BC 。Y为三变量函数为三变量函数，故选用故选用8 8选选1 1数据选择器（数据选择器（74LS151）代数法求解代数法求解(2)(2)写出逻辑函数的最小项表达式写出逻辑函数的最小项表达式Y = AB + AC + BC =
9、 ABC + ABC + ABC + ABC = m3 + m5 + m6 + m7(3)(3)写出数据选择器的输出表达式写出数据选择器的输出表达式Y = m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6 +m7D7(4)(4)比较两式中最小项的对应关系比较两式中最小项的对应关系解解：(1)(1)选择数据选择器选择数据选择器令令 A = A2 ，B = A1 ，C = A0应令：应令： D0 = D1 = D2 = D4= 0，D3 = D5 = D6 = D7 = 1(5)(5)画连线图画连线图即可得输出函数即可得输出函数74LS151A2A1A0D0D7D6D5D4D3
10、D2D1YY1STABC0D0D2D1D4D7D6D5D31(1)(1)选择数据选择器选择数据选择器选用选用 74LS151(2)(2)画出画出Y 和数据选择器输出和数据选择器输出Y 的卡诺图的卡诺图(3)(3)比较逻辑函数比较逻辑函数 Y 和和 Y 的卡诺图的卡诺图设设 Y = Y 、A = A2、B = A1、C = A0对比两张卡诺图后得：对比两张卡诺图后得：D0 = D1 = D2 = D4 = 0D3 = D5 = D6 = D7 = 1(4)(4)画连线图画连线图ABC0100 01 11 10 1 1 1 1 0 0 0 0Y的卡诺图的卡诺图A2A1A00100 01 11 10
11、 D6 D7D5 D3 D0 D1 D2 D4 Y 的的卡诺图卡诺图 1 1 1 1 D6 D7D5 D3卡诺图法求解卡诺图法求解解：解：与代数法所得图相同与代数法所得图相同 例如：对于例如：对于4选选1数据选择器，在数据选择器，在S10时，输出时，输出与输入的逻辑式为与输入的逻辑式为: 若将若将A1、A0作为两个输入变量，作为两个输入变量，D0D3为第三为第三个变量的输入或其他形式，则可由个变量的输入或其他形式，则可由4选选1数据选择器实数据选择器实现任何现任何3变量的组合逻辑函数。（变量的组合逻辑函数。（逻辑函数产生器逻辑函数产生器）用数据选择器实现组合逻辑电路（用数据选择器实现组合逻辑电
12、路（2）3 33 32 22 21 11 10 00 00 01 13 30 01 12 20 01 11 10 01 10 01 1m mD Dm mD Dm mD Dm mD D) )A A( (A AD D) )A A( (A AD D) )A AA A( (D D) )A AA A( (D DY Y(2) 具有具有n 位地址输入的数据选择器，可以产生位地址输入的数据选择器，可以产生(n+1)变量的组合逻辑函数。变量的组合逻辑函数。例例2. 分别用分别用4选选1和和8选选1数据选择器实现逻辑函数数据选择器实现逻辑函数ABCCBACABAY解：解：（1）用）用4选选1（四路）数据选择器实现
13、（四路）数据选择器实现 若将若将B、C作为地址输入端，作为地址输入端，A、A、1或或0作为各作为各数据的输入端，将逻辑函数转化为数据的输入端，将逻辑函数转化为“与或与或”形式，要形式，要求：每个与项必须包含每个地址输入端：求：每个与项必须包含每个地址输入端：BCACBACBACBBCACBACBACBAAABCCBACBACABCBACBAABCCBABBCACCBAY1)()()(所给函数与所给函数与4选选1数据选择器的输出端逻辑函数数据选择器的输出端逻辑函数相比较相比较BCACBACBACBY1令令A1=B，A0C，D101，D11D12D13A其电路连线如图所示其电路连线如图所示:A0A
14、1D10D11D12D131SY174LS153)21(BC1AY由由4 4选选1 1数据选择器实现数据选择器实现4 4选选1 1数据选择器的输出数据选择器的输出: :Y = D10 m0 + D11m1+ D12m2 + D13m3(2) 由由8选选1数据选择器实现数据选择器实现 先将所给逻辑函数写成最小项之和形式，即先将所给逻辑函数写成最小项之和形式，即ABCCABCBACBABCACBACBACBAABCCBACBACABCBACBAABCCBABBCACCBAABCCBACABAY11110001)()(将将得到的函数式得到的函数式与与8选选1数据选择器输出逻辑式数据选择器输出逻辑式比
15、较：比较：7012601250120123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAYABCCABCBACBABCACBACBACBAABCCBACABAY11110001比较上面两式比较上面两式令令: A2A，A1B，A0=C， D1D2D3=0； D0D4=D5=D6=D7=1故其外部接线图如图所示：故其外部接线图如图所示：YA2A1A0D0D1D2D3D4D5D6D7S74HC151YABC01由由8选选1数据选择器实现数据选择器实现W例例3.试用双试用双4选选1数据选择器数据选择器74HC153构成全减
16、器，设构成全减器，设A为被减数，为被减数，B为减数，为减数，CI为低位的借位，为低位的借位，D为差，为差，CO为为向高位的借位。向高位的借位。解：全减器的真值表为解：全减器的真值表为输出端的逻辑式为输出端的逻辑式为IIIIIIIIBCACBACBACBAABCCBACBACBAmmmmD 7421IIIIIIIIOBCCBACBACBABCBCACBACBAmmmmC 107321比较，令：比较，令：1, 0,232221201211131001DADDDADDADDCABAIIIIIIIIIBCACBACBACBAABCCBACBACBAmmmmD 7421IIIIIIIIOBCCBACBA
17、CBABCBCACBACBAmmmmC 10732101130112011101101DYAADAADAADAA则电路的连线图如图所示：则电路的连线图如图所示：1, 0,232221201211131001DADDDADDADDCABAIA0A1D10D11D12D13Y174LS153(1)D20D21D22D23Y274LS153(2)1S2SBCI1ADCo上述两种方法：上述两种方法：n位地址的数据选择器可以实现任何位地址的数据选择器可以实现任何变量个数为变量个数为(n+1)以下的逻辑函数。以下的逻辑函数。用数据选择器实现组合逻辑电路（用数据选择器实现组合逻辑电路（3）问：问：n 位地址
18、的数据选择器是否可以实现变量个数超位地址的数据选择器是否可以实现变量个数超过过(n+1) 的复杂逻辑函数？的复杂逻辑函数？例如：对于例如：对于4变量逻辑函数：变量逻辑函数： F=ABC+ABCD+ABCD+ABCD用数据选择器实现组合逻辑电路（用数据选择器实现组合逻辑电路（3）（3）具有）具有n 位地址输入的数据选择器，附加一些门位地址输入的数据选择器，附加一些门电路可以产生大于（电路可以产生大于（n1）变量的组合逻辑函数。）变量的组合逻辑函数。与与4选选1选择器输出函数比较：选择器输出函数比较： Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3若将若将A、B作为作为4选选1选择器的
19、地址输入端，选择器的地址输入端， A=A1, B=A0; 且且C=D0, CD=D1, CD=D2, CD=D3.则由则由4选选1数据选择器，外加一些门电路实现任何数据选择器，外加一些门电路实现任何4变变量组合逻辑函数。量组合逻辑函数。ABA0A1D10D11D12D131SY174LS153)21(FCD电路的连线图如图所示：电路的连线图如图所示：v数据分配器与数据选择器相反，它是根据地址选择数据分配器与数据选择器相反，它是根据地址选择码将一个信号从输入发送到选定的输出端。码将一个信号从输入发送到选定的输出端。 数据分配器数据分配器Dn n位地址选择信号位地址选择信号D0D2n-1数数据据输
20、输入入数数据据输输出出D1v一位四路数据分配器的电路图一位四路数据分配器的电路图 D A BY0Y1Y2Y3输出函数：输出函数：Y0 = DAB;Y1 = DAB;Y2 = DAB;Y3 = DAB;数值比较器分类： 1位数值比较器位数值比较器 多位数值比较器多位数值比较器实现比较两个数值大小的逻辑电路即为比较器。实现比较两个数值大小的逻辑电路即为比较器。一一 、1位数值比较器位数值比较器设有一位二进制数设有一位二进制数A和和B比较有三种可能结果比较有三种可能结果实现的电路如图所示实现的电路如图所示),10,(, 1) 1, 0(, 1)0, 1()()()(*A BYBABABAYBABAB
21、ABAYBABABABABABA或同为则则二二 、 多位数值比较器多位数值比较器比较原则：先比较最高位，在高位相等的条件下，取比较原则：先比较最高位，在高位相等的条件下，取决于低位的比较结果。决于低位的比较结果。1.多位比较器的原理多位比较器的原理比比 较较 输输 入入输输 出出A3 B3A2 B2A1 B1A0 B0 Y(AB) Y(A=B) Y(A 100= 100= 100=100=010 001= 001= 001=B)、 Y（A=B)和和Y（AB)、 Y（A=B)和和Y（AB)表达式为：表达式为：)()()()()()()()()()()()()()(00112233)(001122
22、33112233223333)(BABABABABAYYYBABABABAYBABABABABABABABABABAY(1) Y(AB)为比较为比较 结果输出端；结果输出端；(2) A3A0 及及 B3B0 为两个相比较为两个相比较的的4位数码输入端；位数码输入端；(3) I(AB)为扩展端，为扩展端，为来自低位的比较结果。为来自低位的比较结果。74LS85四位集成数值比较四位集成数值比较器逻辑图形符号如图所示器逻辑图形符号如图所示:四位数值比较器四位数值比较器74LS74LS 8585 的逻辑图形符号的逻辑图形符号A0A1A274LS85B0B1B2B3A3I(AB)Y(AB)其输出端的逻辑
23、式为其输出端的逻辑式为：)(00112233)()(0011223300112233112233223333)()(0011223300112233112233223333)()()()()()()()()()()()()()()()()()()()()()()()()(BABABABABABAIBABABABAYIBABABABABABABABABABABABABABAYIBABABABABABABABABABABABABABAY当比较两个当比较两个4位数时，没有来自低位的进位时，应使位数时，没有来自低位的进位时，应使I（AB) = 0，I(A=B) = 1。例例1. 试用两片试用两片74L
24、S85组成一个组成一个8位数值比较器。位数值比较器。解：其实现的电路如图所示。解：其实现的电路如图所示。级级联联输输入入74LS85 IAB74LS85 IAB1低位比较结果低位比较结果高位比较结果高位比较结果 YAB YAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比较输出比较输出n数据选择器原理数据选择器原理74HC153， 74HC151n采用数据选择器设计组合逻辑电路的方法采用数据选择器设计组合逻辑电路的方法采用采用n位地址的选择器设计位地址的选择器设计n变量的逻辑函数；变量的逻辑函数；采用采用n位地址的选择器设计位地址的选择器设计n+1变量的逻辑函数变量的逻辑函数采用采用n位地址的选择器设计超过位地址的选择器设计超过n+1变量的逻辑函数变量的逻辑函数n数据分配器（注意：与选择器的区别）数据分配器（注意：与选择器的区别）n数值比较器数值比较器本节小结本节小结nP190，例，例4.3.5，例，例4.3.6nP191，复习思考题复习思考题n习题：习题：作业作业
