1、第第四章四章 存储存储器和高速缓存技术器和高速缓存技术4.1 4.1 存储器和存储器件存储器和存储器件4.2 4.2 存储器的连接存储器的连接4.3 4.3 虚拟存储器虚拟存储器4.4 4.4 高档微机中的高速缓存技术高档微机中的高速缓存技术24.14.1存储器和存储器件存储器和存储器件 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）30000H 0001H 0002H XXXXH 读写控制总线 数据总线 地址译码器 地址 内容 地址总线 存储器的逻辑结构示意图存储器的逻辑
2、结构示意图4高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量价格价格 位位存储器三个主要特性的关系存储器三个主要特性的关系存储器的层次结构存储器的层次结构CPUCPU主机主机51、主存和高速缓存之间的关系 CacheCache引入引入: :为解决为解决cpucpu和主存之间的速度差距和主存之间的速度差距, ,提高整机的提高整机的运算速度运算速度, ,在在cpucpu和主存之间插入的由高速电子和主存之间插入的由高速电子器件组成的容量不大器件组成的容量不大, ,但速度很高的存储器作但速度很高的存储器作为缓冲区。为缓冲区。 Cach
3、eCache特点特点存取速度最快，容量小，存储控制和管理由硬存取速度最快，容量小，存储控制和管理由硬件实现。件实现。6CacheCache工作原理工作原理程序访问的局部性程序访问的局部性 在较短时间内由程序产生的地址往往集中在存储在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。（指令分布的连器逻辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行）这种对局续性和循环程序及子程序的多次执行）这种对局部的存储器地址频繁访问，而对此范围以外的地部的存储器地址频繁访问，而对此范围以外的地址范围甚少的现象就成为程序访问的局部性。址范围甚少的现象就成为程序访问的局部
4、性。数据分布不如指令明显，但对数组的访问及工作单元数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。的选择可使存储地址相对集中。72、主存与辅存之间的关系 主存:(半导体材料组成)优:速度较快缺:容量居中,单位成本高,价格居中。 辅存:(光盘,磁盘)优:容量大,信息长久保存,单位成本低.缺:存取速度慢 CPU正在运行的程序和数据存放在主存 暂时不用的程序和数据存放在辅存 辅存只与主存进行数据交换8缓存缓存CPU主存主存辅存辅存缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器10 ns20 ns200 nsms虚
5、地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器（速度）（速度）（容量）（容量）9虚拟存储器（虚拟存储器（Virtual Memory） 虚拟存储器指的是为了扩大容量，把辅存当作主存使用，它将主虚拟存储器指的是为了扩大容量，把辅存当作主存使用，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。程序运存和辅存的地址空间统一编址，形成一个庞大的存储空间。程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这址方式，所需要的程序和数据由辅助软件和
6、硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。之所以称为虚拟存储器，个扩大了的存储空间，就称为虚拟存储器。之所以称为虚拟存储器，是因为这样的主存并不是真实存在的。是因为这样的主存并不是真实存在的。 在一个虚拟存储系统中，展现在在一个虚拟存储系统中，展现在CPU面前的存储器容量并不是实面前的存储器容量并不是实存容量加上辅存容量，而是一个比实存大得多的虚拟空间，它与实存容量加上辅存容量，而是一个比实存大得多的虚拟空间，它与实存和辅助空间的容量无关，取决于机器所能提供的虚存地址码的长存和辅助空间的容量无关，取决于机器所能提供的虚存地址码的长度。度。 可分为页式虚拟存储器、段式虚拟存储器和
7、段页式虚拟存储器可分为页式虚拟存储器、段式虚拟存储器和段页式虚拟存储器10选择存储器件的考虑因素选择存储器件的考虑因素（1 1）易失性）易失性 （2 2）只读性）只读性（3 3）位容量）位容量 （4 4）功耗）功耗（5 5）速度）速度 （6 6）价格）价格（7 7）可靠性）可靠性114.1 4.1 主存储器主存储器 4.1.1 4.1.1 半导体存储器的分类半导体存储器的分类 按制造工艺按制造工艺双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大MOSMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低 按使用属性按使用属性随机存取存储器随机存取存储器RAMRAM：可读
8、可写可读可写、断电丢失、断电丢失只读存储器只读存储器ROMROM：正常只读、：正常只读、断电不丢失断电不丢失12半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）闪烁存储器闪烁存储器FLASH ROM（EEPROM）131.读写存储器读写存储器RAM组成单元组成单元速度速度
9、 集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易小容量非易失失142.只读存储器只读存储器ROM 掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程用户多次擦除和编程 EEPROM（E2PROM）：）：采用加电方法在线进行采用加电方法在线进行擦除和编程，也可多次擦写擦除和编程，也可多次擦写 Fl
10、ash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除15半导体存储器芯片的结构半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储器芯片的主要部分，用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片，控制读写操作16 存储体存储体 每个存储单元具有一个唯一的地址，可存每个存储单元具有一个唯一的地址，可存储储1位（位片结构）或多位（字片结构）位（位片结构）或多位（字片
11、结构）二进制数据二进制数据 存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 17存储矩阵 字结构:同一芯片存放一个字的多位，如8位。 优点是:选中某个单元,其包含的各位信息可从同一芯片读出,缺点是芯片外引线较多,成本高.适合容量小的静态RAM. 位结构:同一芯片存放多个字的同一位. 优点是芯片的外引线少,缺点是需要多个芯片组和工作.适合动态RAM 和大容量静态RAM 一个基本单元电路只能存放一位二进制信息一个基本单元
12、电路只能存放一位二进制信息,为保存大量信息为保存大量信息,存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这这样的阵列称为存储矩阵样的阵列称为存储矩阵.排列方式排列方式:字结构和位结构字结构和位结构.10221023123位结构01127字结构D7 D6 D0182、地址译码器 功能功能:接收系统总线传来的地址信号接收系统总线传来的地址信号,产生地址产生地址译码信号后译码信号后,选中存储矩阵中的某个或几个基选中存储矩阵中的某个或几个基本存储单元本存储单元. 从结构类型上分类从结构类型上分类:单译码单译码,双译码双译码 单译码方式
13、适合小容量的存储器单译码方式适合小容量的存储器例如：地址线例如：地址线12根根对应对应4096个状态，需要个状态，需要4096根译码线根译码线 双译码方式适合大容量存储器双译码方式适合大容量存储器(也称为矩阵译码器）也称为矩阵译码器）分分X、Y两个方向的译码两个方向的译码例如：地址线例如：地址线12根根X、Y方向各方向各6根，根，64*64=4096个状态，个状态，128根译码线根译码线19 地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码 单译码结构单译
14、码结构 双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构20 片选和读写控制逻辑片选和读写控制逻辑 片选端片选端CS*或或CE*有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作 输出输出OE*控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线该控制端对应系统的读控制线 写写WE*控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线该控制端对应系统的写控制线21随机存取存储器随机存取存储器静态RAMSRAM 2114SRAM 6264动态动态RAM
15、RAMDRAM 4116DRAM 4116DRAM 2164DRAM 2164224.1.2 4.1.2 静态静态RAMRAM1.1.六管静态存储电路六管静态存储电路 SRAMSRAM的基本存储单元是的基本存储单元是触发器触发器电路电路 每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵 SRAMSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：每个存储单元存放多位（每个存储单元存放多位（4 4、8 8、1616等）等）每个存储单元具有一个地址每个存储单元具有一个地址23静态RAM的六管基本存储单元集
16、成度低，但速度快，集成度低，但速度快，价格高，常用做价格高，常用做CacheCache。1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管
17、息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。24SRAM的主要特点的主要特点n静态静态RAM存储电路存储电路MOS管较多，管较多，集成度不高集成度不高，同时由于同时由于T1、T2管必定有一个导通，因而管必定有一个导通，因而功功耗较大耗较大。n静态静态RAM的优点是的优点是不需要刷新电路不需要刷新电路，从而简，从而简化了外部控制逻辑电路，此外静态化了外部控制逻辑电路，此外静态RAM存取存取速度比动态速度比动态RAM快快，因而通常用作微型计算，因而通常用作微型计算机系统中的机系统中的高速缓存高速缓存(Cache)。252. 静态静态RAM的结构的结构 1 2 31 32 1
18、 2 31 32 读/写 选片 输入 A5 A6 A7 A8 A9 1 2 31 32 1 2 31 32 32321024 存储单元 译码器 地址反相器 A0A1A2A3A4 驱动器 I/O 电路 Y 译码器 地址反相器 控制 电路 输出 驱动 典型的RAM的示意图263. 静态RAM芯片举例 常用的静态常用的静态RAM芯片主要有芯片主要有6116、 6264、 62256、 628128等。等。 下面重点介绍下面重点介绍6116,2114芯片。芯片。 27SRAM芯片芯片2114 存储容量为存储容量为10244 18个个引脚：引脚：10根地址线根地址线A9A04根数据线根数据线I/O4I/
19、O1片选片选CS*读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND28Intel 6116 61166116芯片内部的存储体是一个由芯片内部的存储体是一个由128128128128 1638416384个静态存储电路组成的存储矩阵。个静态存储电路组成的存储矩阵。 A A0 0A A10 10 1111根地址线供对其进行行、列地址根地址线供对其进行行、列地址译码，以便对译码，以便对2 21111 20482048个存储单元进行选个存储单元进行选址。址。61166116有有8 8根数
20、据输入根数据输入/ /输出线输出线I/OI/O0 0I/OI/O7 7 ，每条列选择线控制，每条列选择线控制8 8位。位。296116芯片引脚图30方框图引脚图图图4.5 6116芯片内部功能框图芯片内部功能框图31 6116芯片的工作方式芯片的工作方式工作方式工作方式001读010写1未选未选CSWEOE32SRAM芯片芯片6264 存储容量为8K8 28个引脚：13根地址线A12A08根数据线D7D0片选CS1*、CS2读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910
21、111213142827262524232221201918171615334.2.3 动态动态RAM DRAM的基本存储单元是单个场效应管及其的基本存储单元是单个场效应管及其极间电容极间电容 必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新 每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵 DRAM一般采用一般采用“位结构位结构”存储体：存储体：每个存储单元存放一位每个存储单元存放一位需要需要8个存储芯片构成一个字节单元个
22、存储芯片构成一个字节单元每个字节存储单元具有一个地址每个字节存储单元具有一个地址34DRAM芯片芯片2164 存储容量为存储容量为64K1 16个个引脚：引脚：8根地址线根地址线A7A01根数据输入线根数据输入线DIN1根数据输出线根数据输出线DOUT行地址选通行地址选通RAS*列地址选通列地址选通CAS*读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110935 3动态动态RAM的刷新的刷新 所有的所有的DRAMDRAM都是利用电容存储电荷的原理来保存信息，都是利用电容存储电荷的原理来保存信息，
23、 虽然利用虽然利用MOSMOS管栅源极间的高阻抗可以使电容上的电荷得以维持，但由于电容总存在泄露管栅源极间的高阻抗可以使电容上的电荷得以维持，但由于电容总存在泄露现象，时间长了其存储的电荷会消失，从而使其所存信息自动丢失。所以，现象，时间长了其存储的电荷会消失，从而使其所存信息自动丢失。所以，必须定时对必须定时对DRAMDRAM的所有基本存储元电路补充电荷，即进行刷新操作，以保证的所有基本存储元电路补充电荷，即进行刷新操作，以保证存储的信息不变。所谓刷新，就是不断地每隔一段时间（一般每隔存储的信息不变。所谓刷新，就是不断地每隔一段时间（一般每隔2 ms2 ms）对）对DRAMDRAM的所有单元
24、进行读出，经读出放大器放大后，再重新写入原电路中，以的所有单元进行读出，经读出放大器放大后，再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变。虽然每次进行的正常读维持电容上的电荷，进而使所存信息保持不变。虽然每次进行的正常读/ /写写存储器的操作也相当于进行了刷新操作，但由于存储器的操作也相当于进行了刷新操作，但由于CPUCPU对存储器的读对存储器的读/ /写是随机写是随机的，并不能保证的，并不能保证2 ms 2 ms 时间内能对存储器中的所有单元都进行一次读时间内能对存储器中的所有单元都进行一次读/ /写操作，写操作， 以达到刷新效果。所以，对以达到刷新效果。所以，对DRAMD
25、RAM必须设置专门的外部控制电路和安排专门的必须设置专门的外部控制电路和安排专门的刷新周期来系统地对刷新周期来系统地对DRAMDRAM进行刷新。进行刷新。 36 DRAM工作时，除了正常的读/写操作之外，还要定时刷新， 这就需要设置专门的控制电路来管理DRAM芯片的工作，许多半导体生产厂家推出了专用的DRAM控制器。DRAM控制器有多种，随所支持的DRAM芯片型号的不同而不同，如Intel 8203是专门用于支持DRAM 2118（16 K1）、2164（64 K1）芯片的DRAM控制器。但不论是哪一种DRAM控制器，它都是CPU与DRAM存储器之间的接口电路，由它把CPU的信号转换成适合DR
26、AM芯片的信号，解决DRAM芯片地址的两次打入（行地址打入和列地址打入）及刷新操作中的刷新定时、刷新计数、冲突裁决等问题。37MOSMOS型型SRAMSRAM与与DRAMDRAM芯片比较芯片比较 * *DRAMDRAM芯片的优点：芯片的优点： DRAMDRAM集成度集成度远高于远高于SRAMSRAM(DRAM(DRAM采用采用3 3管或单管管或单管MOSMOS存储元存储元) )； DRAMDRAM地址引脚地址引脚减少了一半减少了一半( (采用双地址时序方式时采用双地址时序方式时) )； DRAMDRAM功耗功耗是是SRAMSRAM的的1/61/6(DRAM(DRAM采用单管采用单管MOSMOS
27、存储元时存储元时) )； DRAMDRAM成本成本是是SRAMSRAM的的1/41/4( (需增加辅助电路需增加辅助电路) )。 * *DRAMDRAM芯片的缺点：芯片的缺点： DRAMDRAM速度速度比比SRAMSRAM低低( (使用动态元件使用动态元件 电容电容)； DRAMDRAM需配置再生电路，增加了一部分需配置再生电路，增加了一部分功耗功耗。 * *芯片应用：芯片应用： 高速度、小容量高速度、小容量MEMMEM常用常用SRAMSRAM芯片构成，如芯片构成，如CacheCache； 大容量大容量MEMMEM常用常用DRAMDRAM芯片构成，如主存。芯片构成，如主存。384.1.4 4.
28、1.4 只读存储器只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A39半导体只读存储器组成与原理半导体只读存储器组成与原理（非易失性）（非易失性）1 1、基本结构、基本结构, ,特点及类型特点及类型行译码器A0A1列译码器A2A3片选数据402、一次性可编程存储器PROM行线行线X列线列线YVCCTXY熔丝熔丝411 1、掩模、掩模ROM(MROM)ROM(MROM) * *特征：特征：用户用户不可修改不可修改信息；信息； 存储元状态：存储元状态：用用元件有元件有/ /无无表示表示“1”/“0”1”/“0”； 数据读出：数
29、据读出：字选线加电压，位线字选线加电压，位线电压为所选存储元的数据。电压为所选存储元的数据。422 2、可编程、可编程ROM(PROM)ROM(PROM) * *特征：特征：用户可用户可一次性修改一次性修改信息信息( (电写入电写入) )； * *存储元状态：存储元状态：用用二极管二极管/ /熔丝的通熔丝的通/ /断断表示表示“1”/“0”1”/“0”； * *数据写入：数据写入：字线字线X X加电压，加电压，若写若写0 0 V VD D=V=V地地熔丝熔断，熔丝熔断， 若写若写1 1 V VD D=V=V中中熔丝不断；熔丝不断； * *数据读出：数据读出：字线字线X X加电压、加电压、V V
30、D D=V=V中中， 用检测用检测V VD D变化的方法可得数据。变化的方法可得数据。V VCCCC字线字线X X位线位线D DV VCCCC字线字线X X位线位线D DV VD DV VD D433 3、可擦除可编程、可擦除可编程ROM(EPROM)ROM(EPROM) * *特征：特征：用户用户可多次修改可多次修改信息信息( (电写入、光擦除电写入、光擦除) )； * *存储元状态：存储元状态：用用浮置雪崩注入浮置雪崩注入MOSMOS管管/ /叠栅注入叠栅注入MOSMOS管的浮置管的浮置栅是否带负电荷栅是否带负电荷表示表示“1”/“0”(1”/“0”(以以叠栅注入叠栅注入MOSMOS管管为
31、例为例) )； * *写数据写数据“1 1”( (写入写入) )： 如右图，脉冲宽度约如右图，脉冲宽度约50ms50ms； * *数据读出：数据读出：如右图，读出周期如右图，读出周期usus级。级。 * *写写数据数据“0 0” ( (擦除擦除) )：用紫外线照射用紫外线照射10102020分钟分钟( (浮置栅上电子获得光子能量浮置栅上电子获得光子能量电子穿过电子穿过SiOSiO2 2层与基体电荷中和层与基体电荷中和)整个芯片一起擦除整个芯片一起擦除； 字线字线X X位线位线D D(b)(b)读出状态读出状态(a)(a)写写1 1状态状态0V0V 字线字线X X位线位线D D+25V+25V+
32、25V+25VD DS SP P基体基体N N源极源极S S漏极漏极D D控制栅控制栅G GC CSiOSiO2 2N N浮置栅浮置栅G Gf fP P基体基体N N源极源极S S漏极漏极D D控制栅控制栅G GC CSiOSiO2 2N N+ + + + + + + + +- - - - - - - - -G GC C444 4、电可擦除可编程、电可擦除可编程ROM(EROM(E2 2PROM)PROM) * *特征：特征：用户用户可多次修改可多次修改信息信息( (电写入、电擦除电写入、电擦除) )； * *存储元状态：存储元状态：用用浮栅隧道氧浮栅隧道氧化层化层MOSMOS管的管的浮置栅是
33、否带负电荷浮置栅是否带负电荷表示表示“1”/“0”1”/“0”； * *写数据写数据/ /数据读出：数据读出： 如下图，写脉冲宽度约如下图，写脉冲宽度约10ms10ms，读出周期，读出周期usus级；级； 擦除精度可为块擦除精度可为块( (一般同一行存储元的一般同一行存储元的G GC C互连互连) )； 因擦因擦/ /写时间较长、电压较高，故常用做写时间较长、电压较高，故常用做ROM(ROM(只读出只读出) )。字选线字选线X X位线位线D DG GC C+3V+3V+5V+5V(c)(c)读出状态读出状态字选线字选线X X位线位线D DG GC C+20V+20V+20V+20V(a)(a)
34、写写1(1(写入写入) )状态状态+0V+0V字选线字选线X X位线位线D DG GC C+20V+20V+20V+20V(b)(b)写写0(0(擦除擦除) )状态状态+0V+0VN N 基体基体P PS SD DG GC CSiOSiO2 2P PD DS SG GC C455 5、快擦写存储器、快擦写存储器(FLASH)(FLASH) * *特征：特征：用户用户可多次修改可多次修改信息信息( (电写入、电擦除电写入、电擦除) )； * *存储元状态与结构：存储元状态与结构：与与EPROMEPROM类似，氧化层更薄类似，氧化层更薄( (擦除快擦除快) )； * *数据写入：数据写入：写入写入
35、“1 1”与与EPROMEPROM相同，脉冲宽度约相同，脉冲宽度约10us10us， 写入写入“0 0”与与E E2 2PROMPROM相同，脉冲宽度约相同，脉冲宽度约100us100us； 擦除精度只能为块擦除精度只能为块( (一般同一行存储元的一般同一行存储元的G GC C互连互连) )。(a)(a)写写1(1(写入写入) )状态状态字线字线X X位线位线D D+6V+6V+12V+12V0V0V(b)(b)写写0(0(擦除擦除) )状态状态字线字线X X位线位线D D0V0V+0V+0V+12V+12V(c)(c)读出状态读出状态字线字线X X位线位线D D+5V+5V0V0VD DS
36、SP P基体基体N NS SD DG GC CSiOSiO2 2N NG GC C46EPROM芯片芯片2716 存储容量为存储容量为2K8 24个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss47EPROM芯片芯片2764 存储容量为存储容量为8K8 28个个引脚：引脚：13根地址线根地址线
37、A12A08根数据线根数据线D7D0片选片选CE*编程编程PGM*读写读写OE*编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615481 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A
38、3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图EPROM芯片2725649EEPROMEEPROM 用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完
39、成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线50EEPROM芯片芯片2817A 存储容量为2K8 28个引脚：11根地址线A10A08根数据线I/O7I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY* R/BNC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 5
40、1EEPROM芯片芯片2864A 存储容量为8K8 28个引脚：13根地址线A12A08根数据线I/O7I/O0片选CE*读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615524.24.2半导体存储器与半导体存储器与CPUCPU的连接的连接 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口534.2.1 4.2.1 存储芯片与存储芯片与CPUCPU的连接的连接存
41、储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线54CPU与存储器的连接时应注意的问题1 1CPUCPU总线的带负载能力总线的带负载能力2 2存储器的组织、地址分配与片选问题存储器的组织、地址分配与片选问题3 3CPUCPU的时序与存储器的存取速度之间的时序与存储器的存取速度之间的配合的配合55551CPU总线的负载能力 通常通常CPUCPU总线的负载能力是一个总线的负载能力是一个TTLTTL器件或器件或2020个个MOSMOS器件。器件。 一般小型系统中，一般小型系统中，CPUCPU可直接与存储器芯片相连。可直接与存储器芯片相连。而在较大系统中，当总线负载数超过限定时
42、应当而在较大系统中，当总线负载数超过限定时应当加接驱动器。加接驱动器。 地址线、控制线是单向的，故采用单向驱动器，地址线、控制线是单向的，故采用单向驱动器，如如74LS24474LS244，Intel8282Intel8282等，而数据线是双向传动等，而数据线是双向传动的 ， 故 采 用 双 向 驱 动 器 ， 如的 ， 故 采 用 双 向 驱 动 器 ， 如 7 4 L S 2 4 57 4 L S 2 4 5 、Intel8286/8287Intel8286/8287等。等。56562存储器与CPU之间的时序配合 选用存储芯片时，必须考虑它的存取速度和选用存储芯片时，必须考虑它的存取速度和
43、CPUCPU速度的速度的匹配问题，即时序配合。匹配问题，即时序配合。 为了使为了使CPUCPU能与不同速度的存储器相连接，一种常用的能与不同速度的存储器相连接，一种常用的方法是使用方法是使用“等待申请等待申请”信号。该方法是在信号。该方法是在CPUCPU设计时设计时设置一条设置一条“等待申请等待申请”输入线。输入线。 若与若与CPUCPU连接的存储器速度较慢，使连接的存储器速度较慢，使CPUCPU在规定的的读在规定的的读/ /写周期内不能完成读写周期内不能完成读/ /写操作，则在写操作，则在CPUCPU执行访问存储执行访问存储器指令时，由等待信号发生器向器指令时，由等待信号发生器向CPUCPU
44、发出发出“等待申请等待申请”信号，使信号，使CPUCPU在正常的读在正常的读/ /写周期之外再插入一个或几写周期之外再插入一个或几个等待周期个等待周期TwTw，以便通过改变指令的时钟周期数使系，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器匹配的目的。统速度变慢，从而达到与慢速存储器匹配的目的。57573存储芯片的选用和地址分配存储芯片类型和芯片型号的选择因素存储芯片类型和芯片型号的选择因素 存放对象存放对象 存储容量存储容量 存取速度存取速度 结构结构 价格。价格。5858片选控制方法 存储芯片存储模块存储体 进行位扩展 以实现按字节编址的结构 进行字扩展 以满足总容量的要
45、求存储体、地址译码、数据缓存储体、地址译码、数据缓冲和读写控制冲和读写控制 位扩展：因每个字的位数不够而扩展数据输出线的数目；位扩展：因每个字的位数不够而扩展数据输出线的数目；字扩展：因总的字数不够而扩展地址输入线的数目，所以字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；也称为地址扩展；591. 1. 存储芯片数据线的处理存储芯片数据线的处理 若芯片的数据线正好若芯片的数据线正好8 8根：根：一次可从芯片中访问到一次可从芯片中访问到8 8位数据位数据全部数据线与系统的全部数据线与系统的8 8位数据总线相连位数据总线相连 若芯片的数据线不足若芯片的数据线不足8 8根：根：一次
46、不能从一个芯片中访问到一次不能从一个芯片中访问到8 8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“位扩充位扩充”60存储芯片的位扩展：64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用64K1bit的芯片扩展实现64KB存储器进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块的地址线和控制形成整个模块的地址线和控制线，而各芯片的线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模块的数据线
47、（形成整个模块的数据线（8bit宽度）。宽度）。 A0 A15R/WCS等效为64K*8A0 A15D0 D7R/WCS存储器容量的扩展存储器容量的扩展61位扩充位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个形成整个模块的地址线和控制线，而各芯片的模块的地址线和控制线，而各芯片的数据线并列（位线扩
48、展）数据线并列（位线扩展）形形成整个模块的数据线（成整个模块的数据线（8bit宽度）。宽度）。 6262存储芯片的字扩展：用8K8bit的芯片扩展实现64KB存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 8K*8D07CS 3-8译码器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连地址线、控制线和数据线互连形成整个模块形成整个模块的低位地址线、控制线和数据线的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译
49、码以的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线形成对各个芯片的选择线 片选线片选线 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为632. 2. 存储芯片地址线的连接存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位芯片的地址线通常应全部与系统的低位地址总线相连地址总线相连 寻址时，这部分地址的译码是在存储芯寻址时，这部分地址的译码是在存储芯片内完成的，我们称为片内完成的，我们称为“片内译码片内译码”64片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围
50、（范围（1616进制）进制）A9A0653. 3. 存储芯片片选端的译码存储芯片片选端的译码 存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围也就是扩充了存储器地址范围 进行进行“地址扩充地址扩充”，需要利用存储芯片的片，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现端与系统的高位地址线相关联来实现 这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”66地址扩充（字扩充）地址扩充
