1、1、存取容量存取容量：表示存储器存放二进制信息的多少。二值信息以字的形：表示存储器存放二进制信息的多少。二值信息以字的形式出现。一个字包含若干位。一个字的位数称做字长。式出现。一个字包含若干位。一个字的位数称做字长。二、半导体存储器的技术指标二、半导体存储器的技术指标例：例：16位构成一个字，那么该字的字长为位构成一个字，那么该字的字长为16位。若存储器能够存储位。若存储器能够存储1024个字，个字， 就得有就得有102416个存储单元。个存储单元。 常用常用 存储器的存储单元个数表示存储器的存储容量，即存储容量表示存存储器的存储单元个数表示存储器的存储容量，即存储容量表示存储器存放二进制信息
2、的多少。存储容量应表示为字数乘以位数。储器存放二进制信息的多少。存储容量应表示为字数乘以位数。例：某存储器能存储例：某存储器能存储1024个字个字 ，每个字，每个字4位，那它的存储容量就为位，那它的存储容量就为10244=4096，即该存储器有，即该存储器有4096个存储单元。存储器写入（存）或者读出个存储单元。存储器写入（存）或者读出（取）时，每次只能写入或读出一个字。（取）时，每次只能写入或读出一个字。 选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。地址码的位数地址码的位数n与字数之间存在与字数之间存在2n=字数
3、的关系。如果某存储器有十个地址输字数的关系。如果某存储器有十个地址输入端，那它就能存入端，那它就能存210=1024个字。个字。2、存取周期存取周期：存储器的性能取决于存储器的存取速率。存储器的存取速度：存储器的性能取决于存储器的存取速率。存储器的存取速度用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最短时间用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最短时间称为存取周期。称为存取周期。二、只读存储器二、只读存储器1.半导体只读存储器（半导体只读存储器（ROM)是存储固定信息的存储器。是存储固定信息的存储器。2.其特点是在操作过程中只能读出信息不能写入。其特点是在操作过程
4、中只能读出信息不能写入。3.去掉电源，所存信息不会丢失。通常用其存放固定的数据和程序，如计算去掉电源，所存信息不会丢失。通常用其存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、字符等。机系统的引导程序、监控程序、函数表、字符等。按存储内容的写入方式，只读存储器分类按存储内容的写入方式，只读存储器分类固定固定ROM、可编程序只读存储器可编程序只读存储器(PROM)、可擦可编程序只读存储器可擦可编程序只读存储器(EPROM)。（一）固定只读存储器（一）固定只读存储器ROM 固定固定ROM，在制造时根据特定的要求做成固定的存储内容，出厂后，在制造时根据特定的要求做成固定的存储内容，出
5、厂后，用户无法更改，只能读出。用户无法更改，只能读出。 有有TTL型和型和MOS型型ROM两种。两种。 ROM由地址译码器、存储矩阵、输出和控制电路组成，如图所示。由地址译码器、存储矩阵、输出和控制电路组成，如图所示。是一个是一个44位的位的NMOS固定固定ROM位线与字线之间逻辑关系为：位线与字线之间逻辑关系为： D0=W0+W1 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3 存储矩阵的输出和输入是或的关系，这种存储矩存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。阵是或矩阵。 地址译码器的输出和输入是与的关系，因此地址译码器的输出和输入是与的关系，因此ROM是一个多输是
6、一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。入变量（地址）和多输出变量（数据）的与或逻辑阵列。（二）可编程只读存储器（二）可编程只读存储器(PROM) PROM和和ROM的区别在于的区别在于ROM由厂家编程，由厂家编程，而而PROM由用户编程。出厂时由用户编程。出厂时PROM的内容全是的内容全是1或或全是全是0，使用时，用户可以根据需要编好代码，写入，使用时，用户可以根据需要编好代码，写入PROM中。出厂时每个发射极的熔断丝都是连通的，中。出厂时每个发射极的熔断丝都是连通的，这种电路存储内容全部为这种电路存储内容全部为0。如果想使某单元改写为。如果想使某单元改写为1，需要使熔断丝
7、通过大电流，需要使熔断丝通过大电流， 使它烧断。一经烧断，使它烧断。一经烧断，再不能恢复。再不能恢复。 读写控制电路在写入时，读写控制电路在写入时，VCC接接+12V电源，某位写入电源，某位写入1时，该数据线为时，该数据线为1，写入回路中的稳压管写入回路中的稳压管DW击穿，击穿，T2导通，选中单元的熔断丝通过足够大的电流导通，选中单元的熔断丝通过足够大的电流而烧断；若输入数据为而烧断；若输入数据为0，写入电路中相对应的，写入电路中相对应的T2管不导通，该位对应的熔断管不导通，该位对应的熔断丝仍为连通状态，存储的丝仍为连通状态，存储的0信息不变。信息不变。 读出时，读出时，VCC接接+5V电源，
8、低于稳压管的击穿电压，所有电源，低于稳压管的击穿电压，所有T2管都截止，如管都截止，如被选中的某位熔断丝是连通的，被选中的某位熔断丝是连通的，T1管导通，输出为管导通，输出为0；如果熔断丝是断开的，；如果熔断丝是断开的，T1截止，读出截止，读出1信号。信号。（三）可擦可编程只读存储器（三）可擦可编程只读存储器(EPROM) EPROM的存储内容可以改变，但的存储内容可以改变，但EPROM所存内容的擦去或改写，需要所存内容的擦去或改写，需要专门的擦抹器和编程器实现。在工作时，也只能读出。专门的擦抹器和编程器实现。在工作时，也只能读出。 可擦除可编程存储器又可以分为：可擦除可编程存储器又可以分为：
9、 光可擦除可编程存储器、电可擦除可编程存储器光可擦除可编程存储器、电可擦除可编程存储器 快闪存储器快闪存储器1、UVEPROM(Ultra-Violet Erasable Programmable Read-Only Memory) 光可擦除可编程存储器光可擦除可编程存储器EPROM(通常简称通常简称EPROM)是采用浮栅技术生是采用浮栅技术生产的可编程存储器，它的存储单元多采用产的可编程存储器，它的存储单元多采用N沟道叠栅沟道叠栅MOS管管(Stacked-gate Injection Metal-Oxide-Semiconductor)，简称，简称SIMOS管，结构如图。管，结构如图。 控
10、制栅控制栅Gc用于控制读出和写入，浮栅用于控制读出和写入，浮栅Gf用于长期保存注入电荷。用于长期保存注入电荷。 Gf没有电没有电荷时，在荷时，在Gc上加入正常的高电平能够使漏上加入正常的高电平能够使漏-源之间产生导电沟道，源之间产生导电沟道，SIMOS管导管导通。反之，在浮置栅上注入了负电荷以后，必须在控制栅上加入更高的电压才通。反之，在浮置栅上注入了负电荷以后，必须在控制栅上加入更高的电压才能抵消注入电荷的影响而形成导电沟道，因此在栅极加上正常的高电平信号时能抵消注入电荷的影响而形成导电沟道，因此在栅极加上正常的高电平信号时SIMOS管将不会导通。管将不会导通。 当漏一源间加以较高的电压当漏
11、一源间加以较高的电压(约约+20+25V)时，将时，将发生雪崩击穿现象。如果同时在控制栅上加以高压脉发生雪崩击穿现象。如果同时在控制栅上加以高压脉冲冲(幅度约幅度约+25V，宽度约，宽度约50mS)，则在栅极电场的作用，则在栅极电场的作用下，一些速度较高的电子便穿越下，一些速度较高的电子便穿越SiO2层到达浮置栅，层到达浮置栅，被俘置栅俘获而形成注入电荷。相当于写入了被俘置栅俘获而形成注入电荷。相当于写入了1，未，未注入电荷的相当于存入了注入电荷的相当于存入了0。 当移去外加电压后，浮栅上的电子没有放电回路，能够长期保存。当移去外加电压后，浮栅上的电子没有放电回路，能够长期保存。当用紫外线或当
12、用紫外线或X射线照射时，浮栅上的电子形成光电流而泄放，恢复写入前射线照射时，浮栅上的电子形成光电流而泄放，恢复写入前的状态。的状态。照射一般需要照射一般需要15到到20 分钟。为便于照射擦除，芯片的封装外壳装有透明的分钟。为便于照射擦除，芯片的封装外壳装有透明的石英盖板。所以石英盖板。所以EPROM的写入和擦除一般需要专用的编程器。不太方便。的写入和擦除一般需要专用的编程器。不太方便。2、E2 PROM 采用了一种叫做采用了一种叫做Flotox（Floating gate Tunnel Oxide）的浮栅隧道）的浮栅隧道氧化层的氧化层的MOS管，简称管，简称Flotox管。管。 Flotox管
13、与管与SIMOS管相似，它也属于管相似，它也属于N沟道增强型的沟道增强型的MOS管，并管，并且有两个栅极且有两个栅极控制栅控制栅Gc和浮置栅和浮置栅Gf，其结构及符号如图所示。，其结构及符号如图所示。 Flotox管的浮置栅与漏区之间有一个氧化层极薄的隧管的浮置栅与漏区之间有一个氧化层极薄的隧道区。当隧道区的电场强度大到一定程度时，便在漏区和道区。当隧道区的电场强度大到一定程度时，便在漏区和浮置栅之间出现导电隧道，电子可以双向通过浮置栅之间出现导电隧道，电子可以双向通过,形成电流。形成电流。这种现象称为隧道效应。这种现象称为隧道效应。 加到控制栅加到控制栅Gc和漏极和漏极D上的电压是通过浮置栅
14、一漏极上的电压是通过浮置栅一漏极间的电容和浮置栅一控制栅间的电容分压加到隧道区上的。间的电容和浮置栅一控制栅间的电容分压加到隧道区上的。为了使加到隧道区上的电压尽量大，需要尽可能减小浮置为了使加到隧道区上的电压尽量大，需要尽可能减小浮置栅和漏区间的电容，因而要求把隧道区的面积作得非常小。栅和漏区间的电容，因而要求把隧道区的面积作得非常小。 为了提高擦、写的可靠性为了提高擦、写的可靠性,并保护隧道区超薄氧化层，在并保护隧道区超薄氧化层，在E2 PROM的存储单元的存储单元中除中除lotox管以外还附加了一个选通管，如图管以外还附加了一个选通管，如图6-7 ，T2为普通的为普通的N沟道增强型沟道增
15、强型MOS管管(也称选通管也称选通管)。 根据浮置栅上是否充有负电荷来区分单元的根据浮置栅上是否充有负电荷来区分单元的1或或0状态。由于存储单元用了两状态。由于存储单元用了两只只MOS管。限制了管。限制了E2 PROM集成度的提高。集成度的提高。3快闪存储器快闪存储器(Flash Memory) 快闪存储器收了快闪存储器收了EPROM结构简单、编程可靠的优点结构简单、编程可靠的优点,又保留了又保留了PROM用用隧道效应擦除的快捷特性隧道效应擦除的快捷特性,而且集成度可以作得很高。其结构示意图及及符号而且集成度可以作得很高。其结构示意图及及符号如图所示。如图所示。 其结构与其结构与SIMOS管相
16、似管相似,二者区别在于快闪存储器中二者区别在于快闪存储器中MOS管浮置栅与衬管浮置栅与衬底间氧化层的厚度不到底间氧化层的厚度不到SIMOS管中的一半。而且浮置栅一源区间的电容要比管中的一半。而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多。浮置栅一控制栅间的电容小得多。 当控制栅和源极间加上电压时当控制栅和源极间加上电压时,大部分电压都将大部分电压都将降在浮置栅与源极之间的电容上。快闪存储器的存降在浮置栅与源极之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的，如图储单元就是用这样一只单管组成的，如图 (b)所示。所示。 快闪存储器糅合了快闪存储器糅合了PROM的特点，具有集成
17、度高、容量大、成本低和使的特点，具有集成度高、容量大、成本低和使用方便优点。产品的集成度在逐年提高，有人推测，在不久的将来用方便优点。产品的集成度在逐年提高，有人推测，在不久的将来,快闪存储快闪存储器很可能成为较大容量磁性存储器器很可能成为较大容量磁性存储器(例如例如PC机中的软磁盘和硬磁盘等机中的软磁盘和硬磁盘等)的替代的替代产品。产品。例例1试用试用ROM设计一个能实现函数设计一个能实现函数y=x2的运算表电路的运算表电路,x的取值范围的取值范围为为015的正整数。的正整数。解：因为自变量解：因为自变量x的取值范围为的取值范围为015的正整数的正整数,所以应用所以应用4位二进制正位二进制正
18、 整数整数,用用B=B3B2B1B0表示表示,而而 y的最大值是的最大值是225,可以用可以用8位二进制数位二进制数 Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。 根据根据y=x2的关系可列出的关系可列出Y7、 Y6、Y5、Y4、Y3、Y2、Y1、Y0与与B3、B2、B1、B0之间的关系如表所之间的关系如表所根据表根据表6-2可以写出可以写出Y的表达式：的表达式：Y7=（12，13，14，15）Y6=（8，9，10，11，14，15）Y5=（6，7，10，11，13，15）Y4=（4，5，7，9，11，12）Y3=（3，5，11，13）Y2=（2，6，10，14）Y1=0Y0=（1，3，5
19、，7，9，11，13，15 ）根据上述表达式可画出根据上述表达式可画出ROM存储点阵如图存储点阵如图所示。所示。三、随机存取存储器三、随机存取存储器 随机存取存储器随机存取存储器RAM(Random Access Memory)可随时从任一指定可随时从任一指定地址存入地址存入(写入写入)或取出或取出(读出读出)信息。在计算机中，信息。在计算机中，RAM用作内存储器和用作内存储器和高速缓冲存储器。高速缓冲存储器。RAM分为静态分为静态RAM和动态和动态RAM；静态；静态RAM又分为双又分为双极型和极型和MOS型。型。（一）静态（一）静态RAM1、双极型、双极型RAM存储单元存储单元 图是射极读写
20、存储单元电路，图中图是射极读写存储单元电路，图中T1、T2为多发为多发射极晶体管，与射极晶体管，与R1、R2构成触发器。一对发射极与行地构成触发器。一对发射极与行地址译码器的输出线址译码器的输出线(字线字线)Z信号相接；另一对发射极接信号相接；另一对发射极接到互补的数据线到互补的数据线(位线位线)D和和D ，再转接到读写电路。，再转接到读写电路。 保持状态保持状态 ：Z为低电平为低电平 0.3V，无论，无论D和和D为为1.5V或或0.7V，状态不变。，状态不变。 读出：读出：字线为字线为+3V，导通管发射极电流从位线流出。，导通管发射极电流从位线流出。检测一根位线上是否有电流，可读出存储单元的
21、状态。检测一根位线上是否有电流，可读出存储单元的状态。 写入：写入：字线为字线为+3V，写入，写入1，1信号经写入放大器后给信号经写入放大器后给出出D=1， D =0信号，使信号，使T1止，止，T2通，触发器置通，触发器置1。 2、静态、静态MOS型型RAM 双极型双极型RAM的优点是速度快，但功耗大，集成度不高，大容量的优点是速度快，但功耗大，集成度不高，大容量RAM一般都是一般都是MOS型的。存储单元有六管型的。存储单元有六管CMOS或六管或六管NMOS组成，组成，如图所示。如图所示。 T1、T2、T3、T4构成基本构成基本RS触发器，触发器，T5、T6为门控管，由行译码器输出控制其为门控
22、管，由行译码器输出控制其导通或截止。当导通或截止。当Xi为为1时，时，T5、T6导通，触导通，触发器输出与位线连接；当发器输出与位线连接；当Xi为为0时，时，T5、T6截止，触发器输出与位线断开。截止，触发器输出与位线断开。 T7、T8是门控管，由列译码器输出控制是门控管，由列译码器输出控制其导通或截止，每一列的位线接若干个存储其导通或截止，每一列的位线接若干个存储单元，通过门控管单元，通过门控管T7、T8和数据线相连。和数据线相连。 当当Yi=1时，时，T7、T8导通，位线和数据线接通；导通，位线和数据线接通； 当当Yi=0时，位线与数据线断开。时，位线与数据线断开。T7、T8是数据存入或读
23、出存是数据存入或读出存储内容的控制通道。储内容的控制通道。(二二) 动态动态RAM动态动态RAM与静态与静态RAM的区别在于：的区别在于：信息的存储单元是由门控管和电容组成。用电容上是否存储电荷表示存信息的存储单元是由门控管和电容组成。用电容上是否存储电荷表示存1或存或存0。为防止因电荷泄漏而丢失信息，需要周期性地对这种存储器的内容进行重写，为防止因电荷泄漏而丢失信息，需要周期性地对这种存储器的内容进行重写，称为刷新。称为刷新。动态动态MOS存储单元电路主要是三管和单管结构。存储单元电路主要是三管和单管结构。1、三管动态存储单元、三管动态存储单元 三管动态三管动态MOS存储单元如图所示。存储单
24、元如图所示。T2为存储管，为存储管，T3为读门控管，为读门控管，T1为写门控管，为写门控管，T4为同一列公用的预充电为同一列公用的预充电管。代码以电荷的形式存储在管。代码以电荷的形式存储在T2管的栅极电容管的栅极电容C中，中，C上上的电压控制的电压控制T2管的状态。管的状态。读出数据：读出数据：输入预充电脉冲，输入预充电脉冲，T4通，通，CD充电到充电到VDD，读数据线置，读数据线置1。 使读选择线使读选择线置置1 ，若，若C上原来有电荷，上原来有电荷，T2、T3通，通，CD放电，数据线输出放电，数据线输出0。若。若C上没电荷，上没电荷，T2止，止，CD无放电回路，读数据线为无放电回路，读数据
25、线为1，相当反码输出。经读放大器放大并反相后输，相当反码输出。经读放大器放大并反相后输出即为读出数据。出即为读出数据。写入数据：写入数据：令写选择线为高电平，令写选择线为高电平，T1导通，当写入导通，当写入1时，数据线为高电平，通过时，数据线为高电平，通过T1对对C充电，充电，1信号便存到信号便存到C上。上。 SSSRVCCCV0 因为因为C0CS，所以读出电压比，所以读出电压比VS小得多，而且每小得多，而且每读一次，读一次，CS上电荷要少很多，造成破坏性读出。所以通上电荷要少很多，造成破坏性读出。所以通常要求将读出的数据重新写入原单元。常要求将读出的数据重新写入原单元。 如图所示，是单管动态
26、如图所示，是单管动态MOS存储单元电路，由门控管存储单元电路，由门控管T和和CS构成。写入信构成。写入信息时，字线为高电平，息时，字线为高电平，T导通，对电容导通，对电容CS充电，相当于写入充电，相当于写入1信息。读出信息信息。读出信息时，字线仍为高电平，时，字线仍为高电平， T导通导通CS上信号电压上信号电压VS经过经过T对对C0提供电荷，提供电荷，CS上的电上的电荷将在荷将在CS、C0上重新分配，读出电压上重新分配，读出电压VR为：为： 单管电路的结构简单，但需要使用较灵敏的读出放大器，而且每次读出后单管电路的结构简单，但需要使用较灵敏的读出放大器，而且每次读出后必须刷新，因而外围控制电路
27、比较复杂。动态存储单元的电路结构比静态存储必须刷新，因而外围控制电路比较复杂。动态存储单元的电路结构比静态存储单元的结构简单，所以可达到很高的集成度。但不如静态存储器使用方便，速单元的结构简单，所以可达到很高的集成度。但不如静态存储器使用方便，速度也比静态存储器慢得多。度也比静态存储器慢得多。四、集成四、集成RAM简介简介 读写操作在读写操作在 (读读/写信号写信号)和和 (选片信号选片信号)的控制下进行。的控制下进行。当当 =0且且 =1时，实现读出操作时，实现读出操作当当 =0且且 =0时执行写操作。时执行写操作。CSWR/WR/CSWR/CS正确使用正确使用2114 RAM的关键是掌握各
28、种信号的时的关键是掌握各种信号的时序关系。不作详细介绍。序关系。不作详细介绍。 位扩展位扩展如果一片如果一片RAM的字数满足要求，而位数不够时，应采用位扩展。字数的字数满足要求，而位数不够时，应采用位扩展。字数满足要求，就是地址线满足要求。只要将若干片满足要求，就是地址线满足要求。只要将若干片RAM并接起来，所有并接起来，所有芯片的位线加起来作为扩展后的位线，便可以实现位扩展。芯片的位线加起来作为扩展后的位线，便可以实现位扩展。 RAM的种类很多，存储容量有大有小。当的种类很多，存储容量有大有小。当一片一片RAM不能满足存储容量需要时，就需要不能满足存储容量需要时，就需要将若干片将若干片RAM
29、组合起来，构成满足存储容量组合起来，构成满足存储容量要求的存储器。要求的存储器。RAM的扩展分为位扩展和字的扩展分为位扩展和字扩展两种。扩展两种。实现位扩展的原则是：实现位扩展的原则是：多个单片多个单片RAM的的I/O端并行输出，作为端并行输出，作为RAM的输出端的输出端数据线或称位数据线或称位线。如两片四位线。如两片四位RAM的的I/O端并行输出，得八位端并行输出，得八位RAM；多个单片多个单片RAM的的 端接到一起，作为端接到一起，作为RAM的片选端（多片的片选端（多片RAM同时同时被选中）；被选中）；多个单片多个单片RAM的地址端对应接到一起，作为的地址端对应接到一起，作为RAM的地址输
30、入端。的地址输入端。多个单片多个单片RAM的的 端接到一起，作为端接到一起，作为RAM的读的读/写控制端写控制端(RAM的读的读写控制端写控制端 只能有一个只能有一个)；CSWR/WR/ 如图所示，是用如图所示，是用4片片2561位的位的RAM扩展成扩展成2564位位的的RAM的接线图。的接线图。字扩展字扩展 在在RAM的数据位的位数足够，而字数达不的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加，地址到要求时，需要进行字扩展。字数增加，地址线数就得相应增加。如线数就得相应增加。如2568位位RAM的地址线的地址线数为数为8条，而条，而10248位位RAM的地址线数为的地址线数
31、为10条。条。实现字扩展的原则是：实现字扩展的原则是： 多个单片多个单片RAM的的I/O端并接，作为端并接，作为RAM的的I/O端（不需位扩展）；端（不需位扩展）； 多个单片多个单片RAM构成字扩展之后，每次访问只能选中一片，选中哪一片，由构成字扩展之后，每次访问只能选中一片，选中哪一片，由字扩展后多出的地址线决定。多出的地址线经输出低有效的译码器译码，接至各字扩展后多出的地址线决定。多出的地址线经输出低有效的译码器译码，接至各片片RAM的的 端；端； 多个单片多个单片RAM的地址端对应接到一起，作为的地址端对应接到一起，作为RAM的低位地址输入端。的低位地址输入端。 多个单片多个单片RAM的
32、的 端接到一起，作为端接到一起，作为RAM的读的读/写控制端写控制端 (RAM的读写的读写控制端控制端 只能有一个只能有一个)； CSWR/WR/例例：试用试用10244位位RAM实现实现40968位存储器。位存储器。解：解：40968位存储器需位存储器需10244位位RAM的芯片数的芯片数 根据根据2n =字数，求得字数，求得4096个字的地址线数个字的地址线数n=12，两片，两片10244位位RAM并联实现了位扩展，达到并联实现了位扩展，达到8位的要求地址线位的要求地址线A11、A10接译码器接译码器输入端，译码器的每一条输出线对应接到二片输入端，译码器的每一条输出线对应接到二片10244位位RAM的的 端。连接方式见下图所示。端。连接方式见下图所示。CS
