1、8 8 触发器和时序逻辑电路触发器和时序逻辑电路目目 录录8.18.1双稳态触发器双稳态触发器8.28.2时序逻辑电路的组成及分析时序逻辑电路的组成及分析8.38.3集成时序逻辑电路及应用集成时序逻辑电路及应用1.1.双稳态触发器的逻辑功能；双稳态触发器的逻辑功能；2.2.时序逻辑电路的组成；时序逻辑电路的组成；3.3.时序逻辑电路的分析方法；时序逻辑电路的分析方法；4.4.集成时序逻辑电路。集成时序逻辑电路。一、基本内容：一、基本内容：8 8 触发器和时序逻辑电路触发器和时序逻辑电路二、教学要求：二、教学要求：1.1.掌握双稳态触发器：掌握双稳态触发器：R-SR-S触发器、触发器、J-KJ-
2、K触发器、触发器、D D触发器、触发器、T T触发器触发器；2.2.掌握数码寄存器，移位寄存器掌握数码寄存器，移位寄存器；3.3.掌握计数器：二进制加法计数器、二掌握计数器：二进制加法计数器、二-十进制十进制加法计数器、任意进制加法计数器；加法计数器、任意进制加法计数器；4.4.掌握时序逻辑电路的分析方法；掌握时序逻辑电路的分析方法；5.5.理解典型集成计数器的功能及使用理解典型集成计数器的功能及使用。8 8 触发器和时序逻辑电路触发器和时序逻辑电路 原来的状态原来的状态 下面介绍下面介绍，8.1 8.1 双稳态触发器双稳态触发器 触发器具有两个能自行保持的稳定状态，这触发器具有两个能自行保持
3、的稳定状态，这两个稳定状态分别用来表示逻辑两个稳定状态分别用来表示逻辑0 0与逻辑与逻辑1 1。触发器两个非常重要的内容是触发方式与控触发器两个非常重要的内容是触发方式与控制方式。控制方式是指触发器的输入信号如何控制方式。控制方式是指触发器的输入信号如何控制触发器的输出状态，也就是触发器的逻辑功能；制触发器的输出状态，也就是触发器的逻辑功能；触发方式是指触发器的使能方式，也就是触发器触发方式是指触发器的使能方式，也就是触发器的控制方式在什么条件下起作用。的控制方式在什么条件下起作用。根据控制方式的不同，触发器可分为根据控制方式的不同，触发器可分为RSRS触发器，触发器，JKJK触发器，触发器，
4、T T触发器，触发器，D D触发器等几种类型。触发器等几种类型。8.1 8.1 双稳态触发器双稳态触发器 一一 基本基本RSRS触发器触发器Q&.G1&.G28.1 8.1 双稳态触发器双稳态触发器 基本基本RSRS触发器输出与输入之间的逻辑关系：触发器输出与输入之间的逻辑关系：(1)S=1，R=0.G1&.&G21108.1 8.1 双稳态触发器双稳态触发器 设原态为设原态为“1”1”态，会态，会翻转为翻转为“0”0”态。态。即：不论触发器原来为何即：不论触发器原来为何种状态，只要种状态，只要S S=1=1，R R=0=0，将使触发器置将使触发器置“0”0”或称或称为复位。为复位。0.G1&
5、.&G2(2)S=0，R=1设原态为设原态为“0”0”态，会态，会翻转为翻转为“1”1”态。态。即：不论触发器原来为何即：不论触发器原来为何种状态，只要种状态，只要S S=0=0，R R=1=1，将使触发器置将使触发器置“1”1”或称或称为置位。为置位。8.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 设原态为设原态为“0”0”态，会态，会保持为保持为“0”0”态。态。即：不论触发器原来为何即：不论触发器原来为何种状态，只要种状态，只要S S=1=1，R R=0=0，将使触发器置将使触发器置“0”.0”.(3)S=1，R=1.G1&.&G211设原态为设原态为
6、“1”1”态，态，会保持为会保持为“1”1”态。态。.G1&.&G21118.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 (4)S=0，R=0当当 S=0，R=0，输出，输出同时变为同时变为1 1，由于与非，由于与非门的翻转时间不可能门的翻转时间不可能完全相同，触发器状完全相同，触发器状态可能是态可能是“1”1”态，也态，也可能是可能是“0”0”态，不能态，不能根据输入信号确定。根据输入信号确定。.G1&.&G28.1 8.1 双稳态触发器双稳态触发器 与非门构成的基本RS触发器的功能表 01Qn+1R S功能功能Qn特性表特性表 0 1置置0 000011
7、 0置置1 111011 101保持保持0 0不定不定018.1 8.1 双稳态触发器双稳态触发器 设基本RS触发器的初始状态为0，然后根据给定的输入信号波形，可以画出相应输出端的波形。二 可控RS触发器（同步RS触发器）基本RS触发器没有触发方式，基本RS触发器状态的变换完全由输入信号直接控制。在实际数字系统中，经常要求几个触发器同时动作，即在某一指定的时刻，各个触发器按各自输入信号的状态决定触发器翻转，因此，实际的触发器是需要触发方式的，这个触发信号叫时钟脉冲，用CP表示。8.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 对基本RS触发器的输入信号进行门控
8、处理以后再接入基本RS触发器，就形成了可控RS触发器。&G4&G3SRCP.&G1&G2.SRQQ基本R-S触发器导引电路&G4SR&G3CP.&G1&G2.SRQQ8.1 8.1 双稳态触发器双稳态触发器 011当CP=0时11.&G1&G2.SRQQ&G4SR&G3C8.1 8.1 双稳态触发器双稳态触发器 1打开打开.&G1&G2.SRQQ&G4SR&G3CP118.1 8.1 双稳态触发器双稳态触发器 1(1)(1)S S=0,=0,R R=0=0001111.&G1&G2.SRQQ&G4SR&G3CP触发器保持原态8.1 8.1 双稳态触发器双稳态触发器 1101010(2)(2)S
9、 S=0,=0,R R=1=1(3)(3)S S=1,=1,R R=0=011.&G1&G2.SRQQ&G4SR&G3CP触发器置触发器置“0”0”触发器置触发器置“1”1”8.1 8.1 双稳态触发器双稳态触发器 1110011110Q=1Q=011(4)S=1,R=111.&G1&G2.SDRDQQ&G4SR&G3CP当时钟由 1变 0 后 触发器状态不定8.1 8.1 双稳态触发器双稳态触发器 0 0 SR0 1 01 0 11 1 不定不定Qn+1QnQn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSR CSDRD8.1 8.1 双稳态触发器双稳态触发器 不定不
10、定不定不定QQ10 0 SR0 1 01 0 11 1 不定不定Qn+1Qn8.1 8.1 双稳态触发器双稳态触发器 C0 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnQ=SQ=R8.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 三三 主从主从JKJK触发器触发器1电路结构 CP时钟脉冲直接作用在触发器FF1的C1端，并又通过一个非门与触发器FF2的C2端相连。8.1 8.1 双稳态触发器双稳态触发器 2 2工作原理工作原理（1）接收输入信号的过程。）接收输入信号的过程。CP=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号
11、的状态决定。由于CP1，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。8.1 8.1 双稳态触发器双稳态触发器 当CP下降沿到来时，即CP由1变为0时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在CP=1期间接收的内容被存储起来。同时，由于CP由0变为1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的输出状态决定。在CP=0期间，由于主触发器保持状态不变，Q的值当然不可能改变。（2 2）输出信号的过程。）输出信号的过程。8.1 8.1 双稳态触发器双稳态触发器 3 3逻辑功能分析逻辑功能分析J K QnQ
12、n+1功能 0 0 0 0 0 101 保持 0 1 0 0 1 100 置01 0 01 0 111 置11 1 01 1 110 翻转4 4JKJK触发器逻辑功能的几种表示方法触发器逻辑功能的几种表示方法(1）功能表：（2）特性方程：Qn+1J K功能功能Qn 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn+1=QnnnnQKQJQ 1（3 3）状态转换图）状态转换图8.1 8.1 双稳态触发器双稳态触发器 （3）状态转换图01J=K=0J=K=1K=J=K=01J=（4
13、）驱动表0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 8.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 四、四、D D触发器触发器D1 CQJKSDRDQ D触发器只有一个触发输入端D，1D触发器的逻辑功能Q Qn+1n+1=D D0011D0101Qn0011Qn+1输出状态输出状态同同D状态状态 功能功能2.D触发器的功能表3.D触发器的状态方程8.1 8.1 双稳态触发器双稳态触发器 8.1 8.1 双稳态触发器双稳态触发器 五、主从五、主从T T触发器和触发器和TT触发器触发器 将JK触发器的J和K相连作
14、为T输入端就构成了T触发器。8.1 8.1 双稳态触发器双稳态触发器 nnnQTQTQ 1T T触发器特性方程：触发器特性方程：0 00 11 01 1 T Qn 0 1 1 0 Qn+1 功能功能 T T触发器的功能表触发器的功能表 Qn+1=QnQn+1=Qn8.1 8.1 双稳态触发器双稳态触发器 当当T触发器的输入端为触发器的输入端为T=1时，也可构成时，也可构成T触触发器。发器。CPD CQQT 触发器特性方程：nnQQ 18.1 8.1 双稳态触发器双稳态触发器 8.2 8.2 时序逻辑电路的组成及分析一一.时序逻辑电路的组成电路结构具有以下特点：（1）时序电路由组合逻辑电路和存储
15、电路组成，且存储电路是必须的组成部分。（2）存储电路输出的状态必须反馈到输入端，与输入信号一起共同控制组合电路。时序逻辑电路的结构框图如图所示。8.2 8.2 时序逻辑电路的组成及分析X（x1、x2、xn）代表输入信号，Y（y1、y2、ym）代表输出信号，Z（z1、z2、zi）代表存储电路的输入信号Q（q1、q2、qj）代表存储电路的输出信号 这些信号之间的关系可用下列方程来描述：(1)Z=F（X，Qn）驱动方程(2)Qn+1=F（Z，Qn）状态方程(3)Y=F（X，Qn）输出方程8.2 8.2 时序逻辑电路的组成及分析8.2 8.2 时序逻辑电路的组成及分析 时序逻辑电路按逻辑功能划分有：计
16、数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。按其状态改变方式可分为同步时序逻辑电路和异步时序逻辑电路两种类型。同步时序逻辑电路：即电路中各触发器状态的转移时刻在同一时钟信号控制下同步发生。异步时序逻辑电路：电路没有统一的时钟信号对状态变化进行同步控制。8.2 8.2 时序逻辑电路的组成及分析二、二、时序逻辑电路的分析方法 1.时序逻辑电路的表示方法 可用逻辑方程式、状态表、状态图、时序图、卡诺图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。2.时序逻辑电路的分析方法分析的具体步骤为：8.2 8.2 时序逻辑电路的组成及分析（1）根据给定的电路图写出下列各逻辑方
17、程式：各触发器的时钟方程。时序电路的输出方程。各触发器的驱动方程。（2）将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。（3）根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。8.2 8.2 时序逻辑电路的组成及分析（4）根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。试分析图8-17所示的时序逻辑电路。各触发器的驱动方程为：FF0：解：（1）由于两个触发器都接至同一个时钟脉冲CP，所以该电路为同步时序逻辑电路。对于同步时序逻辑电路，其时钟方程可以不写。（2）输出方程nnQQXZ01)(（3）驱动方程nQXJ1010KnQXJ
18、0111K FF1：8.2 8.2 时序逻辑电路的组成及分析得各个触发器状态方程：FF0：（4）状态方程将各个触发器的驱动方程代入JK触发器特征方程nnnQKQJQ1nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(FF1：（5）状态转换表及状态图8.2 8.2 时序逻辑电路的组成及分析由于输入控制信号X可取1，也可取0，所以分两种情况列状态转换表和画状态图。当X=0时。nnQQZ01nnnQQQ0110nnnQQQ1011 当X=1时。nnQQZ01nnnQQQ0110nnnQQQ10118.2 8.2 时序逻辑电路的组成及分析合并起来，就得到电路完
19、整的状态图 8.2 8.2 时序逻辑电路的组成及分析（6）逻辑功能分析该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00011000循环变化，并每当转换为10状态（最大数）时，输出Z=1。当X=1时，按照减1规律从10010010循环变化，并每当转换为00状态（最小数）时，输出Z=1。所以该电路是一个3进制可逆计数器，当X=0时，作加法计数，Z是进位信号；当X=1时，作减法计数，Z是借位信号。8.2 8.2 时序逻辑电路的组成及分析8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用一、一、计数器 计数器的功能：对输入脉冲进行记数；用于定时、分频等等。计数器的分类：同
20、步计数器和异步计数器；加法计数器、减法计数器和可逆计数器；有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。1集成计数器一4位二进制同步加法计数器74LS1618.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用74LS161具有四个功能，分别是异步清零，同步置数，保持与计数 二8421BCD码同步加法计数器74LS16074LS160除了计数为十进制外，其他功能都与74LS161一样，其逻辑图和引脚图与74LS161相同。三4位二进制同步加法计数器74LS16374LS163具有同步清零功能。四二-五-十进制异步加法计数器7
21、4LS2908.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用74LS290分别实现二进制、五进制和十进制计数，具有清零、置数和计数功能。其逻辑符号如图所示。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用2集成计数器的应用一）计数器的级联 为了获得计数容量更大的计数器，可以将多个集成计数器级联起来，级联后的计数器的模为各个计数器的模的乘积。计数器有下列两种常用的级联方式。（1）同步级联用74LS161计数器，采用同步级联方式构成8位二进制同步加法计数器。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用（2）异步级联用74LS290计数器，采用异步级联方式组成
22、的2位8421BCD码十进制计数器。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用二）任意进制计数器8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用用清零法，使用计数器74LS161实现6进制计数器。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用二、二、寄存器寄存器是用来存储二进制数据的时序逻辑部件。寄存器是由触发器组成的，n个触发器能存储n位二进制数，即构成了n位数据寄存器，数据寄存器能存放一组二进制数据。寄存器分为数据寄存器与移位寄存器。数据寄存器仅有数据存储功能，而移位寄存器除了具有数据寄存器的功能外，还具有移位功能，即在移位脉冲作用下，寄存器中的
23、数据可依次向左或向右移动。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用寄存器存入数据的方式有并行和串行两种，并行输入是指数据从输入端同时输入到寄存器中；串行输入是指数据从一个输入端逐位输入到寄存器中。寄存器取出数据的方式也有并行和串行两种。1.数据寄存器D触发器是最简单的数据寄存器。在CP脉冲作用下，它能存储一位二进制代码。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用2.移位寄存器在时钟脉冲作用下，移位寄存器中的数据有左移和右移两种形式。既可左移又可右移的称为双向移位寄存器，但同一时刻只能实现单向移位。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用
24、四位右移寄存器，如图8-29所示。即数据从低位向高位移动。时钟方程：CPCPCPCPCP3210为同步移位。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用驱动方程：nnniQDQDQDDD2312010、状态方程：nnnnnninQQQQQQDQ21311201110、因此，可得4位右移位寄存器的状态表，移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q3010 0 0 0110121 0 0 01 1 0 00 1 1 0341 0 1 18.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用3.集成移位寄存器74LS194功能及应用74LS194是四
25、位双向多功能集成移位寄存器，可在时钟脉冲的上升沿实现左移、右移或并行送数等操作，也可以保持不变，8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用一）环形计数器用74LS194构成的环形计数器的逻辑图和状态图。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用二扭环形计数器为了增加有效计数状态，扩大计数器的模，将移位寄存器末级输出反相后，接到串行输入端，就构成了扭环形计数器。（a）所示，图（b）为其状态图。可见该电路有8个计数状态，为模为8的计数器。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用 一般来说，N位移位寄存器可以组成2N的扭环形计数器。将两片74LS194进行级联，则可扩展为8位双向移位寄存器。8.3 8.3 集成时序逻辑电路及应集成时序逻辑电路及应用用
