1、6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路一、一、寄存器寄存器6.5.1 6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。件。它的主要组成部分是触发器。一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进位二进制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。寄存器实际个触发器组成。寄存器实际上是若干触发器的集合。上是若干触发器的集合。1.1.电平敏感的寄存器电平敏感的寄存器 1 1D C1 CP 1 OE 1
2、 E Q0 1 1D C1 E Q1 1 1D C1 E Q7 D0 D1 D7 8位位CMOS寄存器寄存器74LV374 D D3 3 D D2 2 D D1 1 D D0 0&R R S S R R S S R R S S R R S S F FF F3 3 F FF F2 2 F FF F1 1 F FF F0 0 Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0 C Cr r L LD D 置置 数数 输输 入入 置置 0 0 输输 入入 数数 码码 输输 出出 数数 码码 输输 入入 2.2.脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器8位位CMOS寄存器寄存器74LV374高阻高
3、阻HHH高阻高阻LLH存入数据，禁止输出存入数据，禁止输出HHL对应内部触发对应内部触发器的状态器的状态LLL存入和读出数据存入和读出数据Q0Q7DNCP输出输出内部触发器内部触发器输输 入入工作模式工作模式OE1nNQ二、二、移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。码向高位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类移位寄存器的逻辑功能移位
4、寄存器的逻辑功能右移位寄存器右移位寄存器1 1、基本移位寄存器基本移位寄存器（1 1）电路）电路时钟信号输入端时钟信号输入端串行数据串行数据输入端输入端串行数据串行数据输出端输出端并行数据输出端并行数据输出端 1D Q0 DSI C1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO D3=Qn2D1=Q0nD0=DSQ0n+1=DSQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2Qn+1=DD触发器的特性方程触发器的特性方程激励方程：激励方程：状态方程：状态方程：(2).(2).工作原理工作原理(电路分析电路分析)1D Q0 DSI C1D 1D 1D Q1 Q2 Q3
5、Q3 Q0 Q1 Q0 DSO D2=Qn1 DS Q0 Q1 Q2 Q3 CPQ0 Q1 Q2 Q311 0 0 021 1 0 030 1 1 041 0 1 1 123456789 经过经过7个个CP脉冲作用后，脉冲作用后，从从DI 端端串行输入的数码串行输入的数码就可以从就可以从DO 端串端串行输出。行输出。串入串入串出串出 经过经过4个个CP脉冲作用后，从脉冲作用后，从DS 端串行输入的数码端串行输入的数码就可以从就可以从Q0 Q1 Q2 Q3并行并行输出。输出。串入串入并出并出1 1 0 11 1 0 11 10 01 11 1 1 0 1 1 0 1 1 0 1 1 0 00 0
6、 0 0 0 0 0FF0 FF1 FF2 FF3CR=01CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn2DS=1100 1D C1 FF0 S1 1&1R R 1 DSR 1 S0 1 1 1&1 D0&1 D1&1 D2&1 D3 1 DSL 1 D0 D0 CP 1 1D C1 FF1 1R R 1 1 D1 D1 1D C1 FF2 1R R 1 1 D2 D2 1D C1 FF3 1R R 1 1 D3 D3 MR 1 1 Q0 1 Q1 1 Q2 1 Q3 四选一数据 选择器 Q0 Q1 Q2 Q3
7、（2）典型集成电路CMOS 4位双向移位寄存器74HCT194 74194的功能表的功能表 LLH8LLLHH7HHLHH6LLHLH5HHHLH4ABCDABCDHHH3H(L)H2LLLLL1ABCD右移右移DSR左移左移DSLS0S1QAQBQCQD并行输入并行输入时钟脉时钟脉冲冲CP串行输入串行输入控制信号控制信号输输 出出输输 入入清清零零RD序序号号QCnQBnQAnQDnQCnQBnQDnQCnQBnQDnQCnQBnQAnQCnQBnQAnQCnQBnQAnQDn异步清零异步清零 同步置数同步置数低位向高位移动低位向高位移动高位向低位移动高位向低位移动保持保持例例3 时序脉冲产
8、生器。电路如图所示。画出时序脉冲产生器。电路如图所示。画出 QA-QD波形，分波形，分析逻辑功能。析逻辑功能。启动启动解：解：启动信号为启动信号为0:S1=1 S0=1,同步置数同步置数QAQD=0111因为因为QA-QD总有一个为总有一个为0，S1S0=01，则，则74194始终工作始终工作在高位向低位移动循环移位在高位向低位移动循环移位的状态。的状态。&CPQA QBQC QDS1S0CRDSR74194A B C D110 1 1 10 1 1 1启动信号为启动信号为1后后:S1=0 S0=1,高位移向的低位状态高位移向的低位状态,QD=DSR C P Q0 Q1 Q2 1 2 3 4
9、Q3 01111011110111100111QAQDQCQB 1D C1D C1 FFm 0 1 3 2 1 0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 2.2.多功能双向移位寄存器多功能双向移位寄存器。Q0 FF0 Q1 FF1 Q2 FF2 Q3 FF3 并并行行输输出出 并并行行输输入入 右右移移串串行行输输入入DIR 左左移移串串行行输输出出DOL 右右移移串串行行输输出出DOR 左左移移串串行行输输入入DIL D0 D1 D2 D3 2 2、计数器的分类、计数器的分类按脉冲输入方式，分为同步和异步计
10、数器按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数按进位体制，分为二进制、十进制和任意进制计数器器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概概 述述1 1、计数器的逻辑功能、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。运算等等。7.1 7.1 计计 数数 器器同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二
11、进制计数器二进制计数器非二进制计数器非二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器0n0DQ11nDQ一、一、二进制计数器二进制计数器 CR 1D 1D 1D C1 C1 C1 R R R Q0 Q1 Q2 CP FF0 FF1 FF2 22nDQ驱动方程驱动方程:状态方程状态方程:1000nnQDQ1111nnQDQ1222nnQDQ1.三位二进制异步加计数器三位二进制异步加计数器(分析）分析）1、电路、电路:2、电路
12、分析：、电路分析：(CP由由01时，时，状态方程状态方程有效有效)时钟方程时钟方程CP0=CP,CP1=Q0，CP2=Q11.)根据给定的时序电路图写出下列各逻辑方程式根据给定的时序电路图写出下列各逻辑方程式状态转换表状态转换表100nnQQ111nnQQ122nnQQ Q0 Q1 Q2 000 001 010 011 100 101 110 111(CP(CP由由0 01 1时，此式有效时，此式有效)(Q(Q0 0由由1 10 0时，此式有效时，此式有效)(Q(Q1 1由由1 10 0时，此式有效时，此式有效)次态次态现现 态态n0Qn2Qn1Q1 n0Q1 n2Q1 n1QCPCP0 0=
13、CP=CPCPCP1 1=Q=Q0 0CPCP2 2=Q=Q1 13)3)列出状态转换表或画出状态图列出状态转换表或画出状态图状态图状态图0 00 00 01 10 00 00 01 10 0 0 0 00 0 01 11 11 1 1 1 11 1 10 01 11 1 1 1 01 1 01 10 01 1 1 0 11 0 10 00 01 1 1 0 0 1 0 0 1 11 10 0 0 1 10 1 1 0 0 1 0 0 1 0 1 00 1 0CPQ0Q1Q21tpd2tpd3tpd时序图时序图结论结论:异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=ntpd。（。（n
14、为位数）为位数）CPQff210 CPQff411 CPQff812 计数器的功能：不仅可以计数也可作为分频器计数器的功能：不仅可以计数也可作为分频器。如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路会出现什么问题？CP0=CPCP1=Q0CP2=Q1 Q10 QQ2 000 001 010 011 100 101 110 111 C1 1J 1K 1 Q0&Q0 C1 1J 1K Q1 Q1&C1 1J 1K Q2 Q2 CP C FF0 FF1 FF2 001102210JK1JKQJKQ Qnnn100111010122120210QQQQ QQ
15、QQQ QQ QQ Q Qnnnnnnnnnnnnnnn驱动方程驱动方程:状态方程状态方程:输出方程输出方程:C=Q2nQ1nQ0n2 2、3 3位二进制同步加法计数器位二进制同步加法计数器（1 1）电路）电路:（2 2）电路分析：）电路分析：1QJQnnnKQ状态转换表状态转换表C=Q2nQ1nQ0n状态转换图状态转换图100111010122120210QQQQ QQ QQQ QQ QQ Q Qnnnnnnnnnnnnnnn 000 001 010 011 111 110 101 100 Q2Q1 Q0 /0/0/0/0/0/1/0/0 波形图波形图 C P 1 5 3 4 2 6 t Q
16、0 t Q1 t Q2 t C t 7 8 C P t Q0 t Q1 t Q2 t C t 0 0 0 1 0 0 1 0 0 C P t Q0 t Q1 t Q2 t C t 876543210 电路状态电路状态 Q2 Q1 Q0计数计数顺序顺序000111011101001110010100000011010000000进位进位CC=Q2nQ1nQ0n2 2、电路的工作特点：电路是同步计数器，各触发器在、电路的工作特点：电路是同步计数器，各触发器在CPCP地作用地作用下同时翻转，它们的翻转仅比下同时翻转，它们的翻转仅比CPCP滞后一个滞后一个t tpdpd时间。同步计数时间。同步计数器计
17、数速度比异步计数器高器计数速度比异步计数器高。C P 1 5 3 4 2 6 t Q0 t Q1 t Q2 t C t 7 8 1 tp d 小结小结1 1、电路的逻辑功能：电路为、电路的逻辑功能：电路为8 8进制计数器。也可作为分频器进制计数器。也可作为分频器 1.集成计数器集成计数器74161（1）74161的逻辑功能的逻辑功能 CP A B C D ET EP QA QB QC QD RCO 74161 LD RD RCO=ETQAQBQCQD74161逻辑功能表逻辑功能表保保 持持A B C DDCBALHLQA QBQCQDDCBACPETEPLDRD输输 出出预置数据预置数据输入输
18、入时钟时钟使能使能预置预置L L L LX X X XLHH保保 持持X X X XLXHH计计 数数X X X XHHHH清零清零异步清零异步清零同步并行预置数据同步并行预置数据保持原有状态不变保持原有状态不变计数计数QDQCQBQA0000QDQCQBQADCBAQDQCQBQA QDQCQBQACP每来一个上升沿，计数器的数值增每来一个上升沿，计数器的数值增1。(2)(2)时序图时序图 RD LD A B C D CP EP ET QA QB QC QD RCO 计计数数 保保持持 异异步步清清零零 同同步步预预置置 RCO=ETQAQBQCQD设法跳过设法跳过16 9=7个状态个状态
19、74161 QA QB QC QD LD RCO RD A B C D ET EP CP 11CP&例例2 用用74161构成九进制加计数器。构成九进制加计数器。CPQDQCQBQA000001000120010.81000910011511110 DADQQR(a)反馈清零法：利用异步置零输入端，在反馈清零法：利用异步置零输入端，在M进制计数器的计数过程中，进制计数器的计数过程中，跳过跳过M-N个状态，得到个状态，得到N进制计数器的方法。进制计数器的方法。（3）应用）应用11RD的作用？的作用？1设置初始状态为设置初始状态为0000 2、在计数课程中置、在计数课程中置0，去除若干状态，去除若
20、干状态CPQ0Q1Q2Q3 74161 QA QB QC QD LD RCO RD A B C D ET EP CP&1 11 11 1CPCP1001Q3Q2Q1Q0000000011000001000110100011101100101工作波形工作波形状态图状态图 RCO ET EP 1 1 CP 1 1 RD A B C D CP QA QB QC QD74161 LD 1 1000 0000 0001 0010 0111 0110 0101 0100 0011 QD QC QB QA CPQDQCQBQA000001000120010.8100091001151111(b)(b)反馈置
21、数法反馈置数法:利用同步置数利用同步置数端，在端，在M M进制计数器的计进制计数器的计数过程中，跳过数过程中，跳过M-NM-N个状态，得到个状态，得到N N进制计数器的方法。进制计数器的方法。利用同步置数端构成九进制计数器利用同步置数端构成九进制计数器DQLD L LD D的作用？的作用？1 1设置初始状态设置初始状态 2 2、在计数课程、在计数课程中置数，去除若干状态中置数，去除若干状态 采用后九种状态作为有效状态，采用后九种状态作为有效状态，用用反馈置数法反馈置数法 构成九构成九进制加计数器。进制加计数器。1 ABCDQQQQETRCOCPQDQCQBQA000001000120010.7
22、01118011191000151111 RCO ET EP 1 1 CP RD A A B B C C D D CP QA QB QC QD74161 LD 1 1 1 1 11 1 11 Q QD D Q QC C Q QB B Q QA A1 1 0 01 1 0 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01 0 1 01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 1 1000 0000 0001 0010 0111 0110 0101 0100 0011 QD QC
23、 QB QA CP Q0 Q1 Q2 Q3 1 1 1 0 1 1 1 0 12345678910波形图：波形图：该计数器的模为该计数器的模为9 9。分析下图所示的时序逻辑电路，试画出其状态图和在分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲脉冲作用下作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？的波形，并指出计数器的模是多少？CP A B C D ET EP QA QB QD 74161 CP 1&LD RD QC 0000 0001 0010 0011 0100 0101 1110 1111 1011 1010 1001 1000 0111 0110 1100 110
24、1 Q3Q2 Q1Q0 0 ABDQQQLDM=12例例3 3 用用74HCT16174HCT161组成组成256256进制计数器。进制计数器。解：解：1 1片片7416174161是是1616进制计数器进制计数器256=16256=161616所以所以256256进制计数器需用进制计数器需用两片两片7416174161构成构成片与片之间的连接通常有两种方式：片与片之间的连接通常有两种方式：并行进位并行进位 (低位片的进位信号作为高位片的使能信号低位片的进位信号作为高位片的使能信号)串行进位串行进位 (低位片的进位信号作为高位片的时钟脉冲，低位片的进位信号作为高位片的时钟脉冲，即异步计数方式即
25、异步计数方式)设计思想设计思想N=1616=256 RD LD CP A B C D ET EP QA QB QC QD RCO 74161(B)1 1 1 1 RD LD CP A B C D ET EP QA QB QC QD RCO 1 1 74161(A)+0 0 0 11.集成计数器集成计数器74161CP0000 1111 计数状态计数状态:0000 0000 1111 1111并行进位：低位片的进位作为高位片的使能并行进位：低位片的进位作为高位片的使能1 CP A B C D ET EP QA QB QC QD RCO 74161(A)1 CP1 1 1 1 CP A B C D
26、 ET EP QA QB QC QD RCO 74161(B)1 1 1 1 RD LD LD RD 计数状态计数状态:0000 0000 1111 1111采用串行进位时，为什么低采用串行进位时，为什么低RCO要经反响器后作为高位的要经反响器后作为高位的CP？+0 0 0 10000 1111 串行进位：低位片的进位作为高位片的时钟串行进位：低位片的进位作为高位片的时钟用集成计数器构成任意进制计数器的一般方法用集成计数器构成任意进制计数器的一般方法1）N M 的情况的情况（1）串行进位方式：）串行进位方式：（2）并行进位方式：）并行进位方式：-采用多片采用多片M进制计数器构成。进制计数器构成。按芯片连接方式可分为：按芯片连接方式可分为：构成异步计数器构成异步计数器构成同步计数器构成同步计数器实现的方法：实现的方法：应用举例应用举例 CP A B C D ET EP QA QB QC QD RCO 74161 LD RD D7 0 1 74LS151 D0 D1 D2 D3 D4 D5 D6 EN CBA111CPYD7 序列信号发生器序列信号发生器在在CP的作用下，的作用下，Y端产生端产生00010111循环序列信号循环序列信号如要求如要求Y端产生端产生10110010循环序列信号，如何改变电路的连接？循环序列信号，如何改变电路的连接？
