1、5-15.1 5.1 现代高档微机系统的存储器体系结构现代高档微机系统的存储器体系结构5.2 5.2 半导体存储器的分类与选用原则半导体存储器的分类与选用原则5.3 5.3 存储器芯片和存储条的接口特性存储器芯片和存储条的接口特性5.4 5.4 内存储器系统的构成原理内存储器系统的构成原理5.5 5.5 高速缓存器（高速缓存器（Cache)Cache)基本原理基本原理5.6 5.6 外存储器外存储器5.7 5.7 虚拟存储器管理机制虚拟存储器管理机制第五章 存 储 器5-25.1 5.1 现代高档微机系统的存储器现代高档微机系统的存储器体系结构体系结构 现代高档微机系统中，存储器技术的发展始终
2、是以现代高档微机系统中，存储器技术的发展始终是以实现低成本、大容量和高速度为其追求目标，而用单实现低成本、大容量和高速度为其追求目标，而用单一工艺制造的半导体存储器往往难以同时满足这三方一工艺制造的半导体存储器往往难以同时满足这三方面的要求。为解决这一矛盾、提高存储器系统的性能，面的要求。为解决这一矛盾、提高存储器系统的性能，目前高档微机系统普遍采用以下结构来组织整个存储目前高档微机系统普遍采用以下结构来组织整个存储器系统：器系统：分级存储器结构分级存储器结构 虚拟存储器结构虚拟存储器结构5-35.1 5.1 现代高档微机系统的存储器体系结构现代高档微机系统的存储器体系结构5.1.1 5.1.
3、1 分级存储器结构分级存储器结构分级存储器结构示意图分级存储器结构示意图CPUCPU内内部部寄寄存存器器高速缓冲存高速缓冲存储器储器(Cache)Cache)内内存存储储器器外外存存储储器器容量增容量增速度、位价格减速度、位价格减高速缓存高速缓存的引入，的引入，把慢速的内存当高把慢速的内存当高速内存来使用。速内存来使用。5.1.2 5.1.2 虚拟存储器结构虚拟存储器结构 虚拟存储器技术虚拟存储器技术是在内存是在内存与外存之间引入相应的硬件与外存之间引入相应的硬件和软件，把大容量的外存当和软件，把大容量的外存当大容量的内存来使用。大容量的内存来使用。5-45.2 5.2 半导体存储器的分类与选
4、用原则半导体存储器的分类与选用原则5.2.1 5.2.1 半导体存储器的分类半导体存储器的分类5.2.2 5.2.2 存储器芯片的选用原则存储器芯片的选用原则5-55.2.1 5.2.1 半导体存储器的分类半导体存储器的分类 ROM的类型的类型 RAM的类型的类型 掩模掩模ROM PROM EPROM E2PROM Flash ROM SRAM DRAM IRAM NVRAM半导体存储半导体存储器从器从功能和功能和应用应用角度主角度主要有两大类要有两大类:5-6Flash ROM的特点的特点:5.2.1 5.2.1 半导体存储器的分类半导体存储器的分类兼具有兼具有EEPROM、SRAM和和DR
5、AM的优点：的优点：速度高、密度大；非易失；速度高、密度大；非易失；内含命令、状态寄存器，可在线编程；内含命令、状态寄存器，可在线编程；可整片可整片/按扇区按扇区/按页面按页面/按字节擦写；按字节擦写；有数据保护、保密能力。有数据保护、保密能力。Flash ROM的应用：的应用：主板、显卡主板、显卡BIOSBIOS 移动存储器移动存储器 MP3MP3播放器播放器 数码相机、摄像机存储卡数码相机、摄像机存储卡 嵌入式、便携式系统电子盘嵌入式、便携式系统电子盘5-75.2.2 5.2.2 存储器芯片的选用原则存储器芯片的选用原则1.ROM与与RAM的选用的选用2.ROM类型的选用类型的选用3.RA
6、M类型的选用类型的选用4.芯片型号的选用芯片型号的选用掩模掩模ROMPROMEPROM E2PROMFlash ROMSRAMDRAM 内存条内存条4个层面个层面5-85.3 5.3 存储器芯片和存储条的接口特性存储器芯片和存储条的接口特性5.3.1 5.3.1 各类存储芯片的接口共性各类存储芯片的接口共性5.3.2 5.3.2 DRAMDRAM芯片与存储条的接口特性芯片与存储条的接口特性 了解存储芯片的接口特性了解存储芯片的接口特性,实质上就是要了解它实质上就是要了解它有哪些与有哪些与CPUCPU总线相关的信号线，以及这些信号线相总线相关的信号线，以及这些信号线相互间的定时关系；在此基础上互
7、间的定时关系；在此基础上,进而弄清楚这些信号进而弄清楚这些信号线与线与CPUCPU的三大总线应如何连接。的三大总线应如何连接。5-95.3.1 5.3.1 各各类类存储芯片的接口共性存储芯片的接口共性1.1.各类存储器芯片的通用引脚各类存储器芯片的通用引脚 从与从与CPUCPU接口的特性看，各类存储器芯片除电源线和地接口的特性看，各类存储器芯片除电源线和地线外，一般都有以下四类外部引脚信号线：线外，一般都有以下四类外部引脚信号线：用于选择存储用于选择存储器存储单元器存储单元用于向存储器用于向存储器芯片写入或从芯片写入或从存储器芯片读存储器芯片读出数据出数据用于选择存用于选择存储器芯片储器芯片用
8、于控制存储用于控制存储器芯片中数据器芯片中数据的读出或写入的读出或写入 存储器芯片的通用引脚存储器芯片的通用引脚A0A1AnD0D1Dm地址线地址线 OE WE数数据据线线读允许读允许片选片选写允许写允许CS5-102.2.与与CPUCPU的连接特性的连接特性不匹配不匹配5.3.1 5.3.1 各类存储芯片的接口共性各类存储芯片的接口共性4 4类接口类接口信号线信号线（电源（电源线除外）线除外）数据线数据线地址线地址线片选线片选线读/写控制线直连直连地址地址译码器译码器DB 低位低位 高位高位AB匹配 直连等待产生电路等待产生电路CB相应线CPU关键：高低位关键：高低位ABAB如何划分如何划分
9、根据译码方式的不同，可有三种常用片选控制方法：1、线选法 2、全译码法 3、局部译码法5-115.3.2 5.3.2 DRAMDRAM芯片与存储条的接口特性芯片与存储条的接口特性DRAMDRAM在原理和结构上与在原理和结构上与SRAMSRAM有很大不同：有很大不同：1.DRAM1.DRAM芯片的接口特殊性芯片的接口特殊性 DRAMDRAM是靠电荷存储器件是靠电荷存储器件(或电容或电容)存储信息，由于存储信息，由于电容存在漏电现象，不停电也会导致信息丢失。电容存在漏电现象，不停电也会导致信息丢失。DRAMDRAM芯片集成度高，存储容量大，为节省外部引芯片集成度高，存储容量大，为节省外部引脚，其地
10、址输入一般采用两路复用锁存方式。脚，其地址输入一般采用两路复用锁存方式。故与故与CPUCPU接口时表现出更多的特殊性：接口时表现出更多的特殊性：一是需定时一是需定时动态刷新；二是地址线要采用二路复用。动态刷新；二是地址线要采用二路复用。5-125.3.2 5.3.2 DRAMDRAM芯片与存储条的接口特性芯片与存储条的接口特性DRAMDRAM读写简化电路示意图：读写简化电路示意图：RAMADSEL数据数据选择器选择器LS24521648A0A7MEMWRAS0CAS0A0A7LS158BASDRA8A15D0D1D8ADDSELD0D1D7MEMRABEWERASCAS5-132.2.DRAM
11、DRAM存储条及其接口特性存储条及其接口特性 微机系统中使用的内存都是将多片微机系统中使用的内存都是将多片DRAMDRAM芯片塑芯片塑封在一个长条型印刷电路板上的封在一个长条型印刷电路板上的DRAMDRAM内存条，以便内存条，以便于减小体积、扩充容量和更换模块。内存条有以下三于减小体积、扩充容量和更换模块。内存条有以下三种结构种结构:5.3.2 5.3.2 DRAMDRAM芯片与存储条的接口特性芯片与存储条的接口特性 SIMM（Single In-Line Memory Module）DIMM（Dual In-Line Memory Module）RIMM（Rambus In-Line Mem
12、ory Module）5-14q DRAM DRAM存储条实物样例存储条实物样例q 各类内存条接口特性及安装规则各类内存条接口特性及安装规则5.3.2 5.3.2 DRAMDRAM芯片与存储条的接口特性芯片与存储条的接口特性5-155.4 5.4 主存储器系统的构成原理主存储器系统的构成原理存储器结构的确定存储器结构的确定 单体？多体？单体？多体？存储器芯片的选配存储器芯片的选配存储器接口的设计存储器接口的设计 关键关键用存储器芯片构成存储器系统，用存储器芯片构成存储器系统，三项任务：三项任务：5-165.4.1 5.4.1 存储器结构的确定存储器结构的确定 在微机系统中，为能支持多种数据宽度
13、操在微机系统中，为能支持多种数据宽度操作，存储器一般都按字节编址，以字节为单位作，存储器一般都按字节编址，以字节为单位构成。所以：构成。所以：对对8 8位微机，用单体结构位微机，用单体结构 对对1616位微机，用双体结构位微机，用双体结构 对对3232位微机，用位微机，用4 4体结构体结构 5-171.1.双体存储器结构示例（双体存储器结构示例（8028680286存储器）存储器）A0A23BHE80286D0D15地址地址锁存器锁存器5.4.1 5.4.1 存储器结构的确定存储器结构的确定A1A23A0BHE地址总线地址总线D0D7D8D15数据总线数据总线偶数存储体偶数存储体奇数存储体奇数
14、存储体5-182.82.8体存储器结构示例（体存储器结构示例（PentiumPentium存储器）存储器）Pentium A3A31D0D63地址地址锁存器锁存器存储体0存储体1存储体2存储体7数据收数据收/发驱动器发驱动器A3A31D0D7D16D23D56D63D8D15D0D63BE7BE2BE1BE05.4.1 5.4.1 存储器结构的确定存储器结构的确定5-195.4.2 5.4.2 存储器芯片的选配存储器芯片的选配位扩展位扩展字扩展字扩展字位扩展字位扩展 存储器芯片的选配包括芯片的选择和组配存储器芯片的选配包括芯片的选择和组配两方面。其中，存储器芯片的组配又包括：两方面。其中，存储
15、器芯片的组配又包括：5-205.4.2 5.4.2 存储器芯片的选配存储器芯片的选配 通过位扩展，满足（通过位扩展，满足（8 8位）字长要求。位）字长要求。地地址址总总线线A0A91K1位位76543210DDDD7D6D5DDDD4D3D2D1D0DDA0A9CSWE数数据据总总线线 地址、片选、读地址、片选、读/写控制线并连写控制线并连 数据线分连数据线分连等效的等效的1 1K K8 8位位芯片芯片 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 例如例如，用用1 1K K1 1位芯片组成位芯片组成1 1KBKB存储器的存储器的位扩展设计如下：位扩展设计如下：5-21 位位 扩扩 展
16、展 字字 扩扩 展展 字位扩展字位扩展4.4.2 4.4.2 存储器芯片的选配存储器芯片的选配 通过字扩展，满足字数（地址单元数）要求。通过字扩展，满足字数（地址单元数）要求。例如例如，用，用1 1K K8 8位的芯片（或芯片组）构成的位的芯片（或芯片组）构成的4 4KBKB存储器的字扩展设计如下：存储器的字扩展设计如下：CS Y0 Y1 Y2 Y3译码器译码器 WE D07810A09A10A114K8位芯片位芯片D07 WE A09 CS 1K8位位(3#)D07 WE A09 CS 1K8位位(2#)D07 WE A09 CS 1K8位位(1#)D07 WE A09 CS 1K8位位(0
17、#)字扩展方法：字扩展方法：地址线、数据线、读地址线、数据线、读/写等控制线并连写等控制线并连 片选线分连片选线分连5-22 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展5.4.2 5.4.2 存储器芯片的选配存储器芯片的选配 当存储芯片的字长和存储单元数均不当存储芯片的字长和存储单元数均不能满足存储器系统的要求时，就需要进行能满足存储器系统的要求时，就需要进行字位全扩展。字位全扩展。包括两方面设计：包括两方面设计：位扩展设计位扩展设计 字扩展设计字扩展设计5-23 实际上就是要解决存储器同实际上就是要解决存储器同CPUCPU三大总线的三大总线的正确连接与时序匹配问题。而正确连接与时序
18、匹配问题。而重点又是在地址分重点又是在地址分配的基础上实现地址译码。配的基础上实现地址译码。1.1.存储器片选控制方法存储器片选控制方法2.2.存储器接口设计举例存储器接口设计举例5.4.3 5.4.3 存储器接口设计存储器接口设计5-24 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 低位地址线直接接片内地址，将余下的高位低位地址线直接接片内地址，将余下的高位地址线分别作为芯片的片选信号。地址线分别作为芯片的片选信号。1.1.存储器存储器片选控制片选控制方法方法A0A10 2KB(0)11A0A10A11A0A10 2KB(1)A0A10 2KB(3)A0A10 2KB(
19、2)A12A13A14CSCSCSCSA15 用于片选的地址线用于片选的地址线(A A1414A A1111)在每次寻址时在每次寻址时只能有一位有效，不允许同时有多位有效，因只能有一位有效，不允许同时有多位有效，因此，存储空间的利用率低。此，存储空间的利用率低。5.4.3 5.4.3 存储器接口设计存储器接口设计5-25译译码码器器A0A10 2KB(0)11A0A10A0A10 2KB(1)A0A10 2KB(7)A11A15中任中任三根三根CSCSCS 部分高端地址线未参与译码，也存在地址重部分高端地址线未参与译码，也存在地址重叠和地址不连续问题，一般在线选法不够用，而叠和地址不连续问题，
20、一般在线选法不够用，而又不需要全部地址空间时使用，以简化译码电路。又不需要全部地址空间时使用，以简化译码电路。对余下高位地址总线中的一部分进行译码，对余下高位地址总线中的一部分进行译码，译码输出作为各存储器芯片的片选控制信号。译码输出作为各存储器芯片的片选控制信号。线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法1.1.存储器存储器片选控制片选控制方法方法5.4.3 5.4.3 存储器接口设计存储器接口设计5-26 与前两种译码方法相比，存储空间利用率最高且译出的与前两种译码方法相比，存储空间利用率最高且译出的地址连续，不存在地址重叠问题，但译码电路最复杂。地址连续，不存在地址
21、重叠问题，但译码电路最复杂。对余下高位地址总线全部译码，译码输出作为对余下高位地址总线全部译码，译码输出作为各存储器芯片的片选控制信号。各存储器芯片的片选控制信号。线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 无论是局部译码还是全译码，译码方案既可采用无论是局部译码还是全译码，译码方案既可采用门电门电路路译码、译码、译码器芯片译码器芯片译码，还可采用译码，还可采用PROMPROM芯片芯片译码等。译码等。1.1.存储器存储器片选控制片选控制方法方法译译码码器器A0A12 8KB(0)13A0A12A0A12 8KB(1)A0A12 8KB(3)A13A15CSCSCSY0Y1
22、Y3Y4Y75.4.3 5.4.3 存储器接口设计存储器接口设计5-272.2.存储器接口设计举例存储器接口设计举例 例例5.1 5.1 试用试用27322732EPROMEPROM芯片为某芯片为某8 8位微机系统位微机系统(地址总线宽度为地址总线宽度为2020位位)构建一个构建一个3232KBKB的程序存储器，的程序存储器，要求存储器地址范围为要求存储器地址范围为F8000HF8000H至至FFFFFHFFFFFH。分析：分析：27322732为为4 4K K8 8位的位的EPROMEPROM芯片。此例不必芯片。此例不必进行位扩展，但要进行字扩展进行位扩展，但要进行字扩展,即用即用8 8片片
23、27322732芯片将芯片将存储器字数扩展到存储器字数扩展到3232K K个。个。关键是在地址分配的基础上确定译码方案关键是在地址分配的基础上确定译码方案5.4.3 5.4.3 存储器接口设计存储器接口设计5-28解：（解：（1 1）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表容量分配容量分配芯片芯片地址范围地址范围4 4KBKB2732-12732-1F8000F8000F8FFFHF8FFFH4 4KBKB2732-22732-2F9000F9000F9FFFHF9FFFH4 4KBKB2732-32732-3FA000FA000FAFFFHFAFFFH4 4KBKB2732
24、-42732-4FB000FB000FBFFFHFBFFFH4 4KBKB2732-52732-5FC000FC000FCFFFHFCFFFH4 4KBKB2732-62732-6FD000FD000FDFFFHFDFFFH4 4KBKB2732-72732-7FE000FE000FEFFFHFEFFFH4 4KBKB2732-82732-8FF000FF000FFFFFHFFFFFH5.4.3 5.4.3 存储器接口设计存储器接口设计5-29外译码外译码(选片选片)译码译码允许允许译码译码输入输入内译码内译码(选单元选单元)A19 A18 A17 A16 A15 A19 A18 A17 A1
25、6 A15 A14 A13 A12A14 A13 A12ROM(1)ROM(1)ROM(2)ROM(2)ROM(3)ROM(3)ROM(4)ROM(4)000000FFFFFFA11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0ROM(5)ROM(5)ROM(6)ROM(6)ROM(7)ROM(7)ROM(8)ROM(8)000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF(全全0 0
26、到全到全1)1)0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 11 1 1 1 11 1 1 1 11 1 1 1 11 1 1 1 11 1 1 1 11 1 1 1 11 1 1 1 1（2 2）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表5.4.3 5.4.3 存储器接口设计存储器接口设计5-30(3)(3)确定译码电路确定译码电路片选译码电路片选译码电路1A12A12A13A13A14A14A15A15A16A16A17A17A18A18A19A191K1K+5V+5VC CB BG G2A2AG G1 1A AY0Y0Y
27、1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7F8000F8000F8FFFHF8FFFHF8000F8000F8FFFHF8FFFHFA000FA000FAFFFHFAFFFHFB000FB000FBFFFHFBFFFHFC000FC000FCFFFHFCFFFHFD000FD000FDFFFHFDFFFHFE000FE000FEFFFHFEFFFHFF000FF000FFFFFHFFFFFH74LS138&G G2B2BIO/MIO/M5.4.3 5.4.3 存储器接口设计存储器接口设计5-31(4)(4)存储器电路存储器电路1A12A13A14A16A15WAITIO/MA17A
28、18A191kY0Y1Y2Y3Y4Y5Y6Y7ABCG2AG2BG174LS138+5VA0A11273232K8bitD0D7CSCSOECSRDCSCSCSCSCS&5.4.3 5.4.3 存储器接口设计存储器接口设计5-32 解：解：该例该例SRAMSRAM芯片字长不足芯片字长不足8 8位位,需用需用2 2个芯片为一组个芯片为一组进行位扩展后，再进行字扩展。进行位扩展后，再进行字扩展。芯片组芯片组位分配位分配地址范围地址范围A19 A18 A17 A16A15A14A13 A12 A00#0#、2#2#1 0 0 1 0 0 0 00001FFFH9000091FFFH1#1#、3#3#
29、1 0 0 1 0 0 100001FFFH9200093FFFH 例例5.25.2 试用试用8 8K K4 4位的位的SRAMSRAM芯片为某芯片为某80888088微机系统构微机系统构成一个成一个1616KBKB的的RAMRAM存储器，存储器，RAMRAM的起始地址为的起始地址为9000090000H H。(1)(1)列出各芯片组的地址范围和存储器地址位分配列出各芯片组的地址范围和存储器地址位分配5.4.3 5.4.3 存储器接口设计存储器接口设计5-33 (2)(2)用门电路译码来产生用门电路译码来产生2 2个芯片组的片选信号。字个芯片组的片选信号。字位扩展设计如下：位扩展设计如下：5.
30、4.3 5.4.3 存储器接口设计存储器接口设计 用用8K4位芯片构成的位芯片构成的16KB存储器存储器 A0A12 CS D0D3 WE8K4位位(1#)A0A12 CS D0D3 WE8K4位位(2#)A0A12 CS D0D3 WE8K4位位(0#)&WRD4D7413A0A12A19A18A17A16A15A14 A0A12 CS D0D3 WE 8K4位位(3#)D0D3411A13IO/M5-34 例例5.3 5.3 试用试用1616K K8 8位的位的SRAMSRAM芯片为某芯片为某80868086微机系统设计微机系统设计一个一个256256KBKB的的RAMRAM存储器系统，存
31、储器系统，RAMRAM的起始地址为的起始地址为0000000000H H。偶数存储体偶数存储体 奇数存储体奇数存储体芯片芯片A19 A18 A17 A16 A15A14 A1A0芯片芯片A19 A18 A17 A16 A15A14 A1A000 0 0 0 00000 FFFFH000 0 0 0 00000 FFFFH110 0 0 0 10000 FFFFH010 0 0 0 10000 FFFFH120 0 0 1 00000 FFFFH020 0 0 1 00000 FFFFH130 0 0 1 10000 FFFFH030 0 0 1 10000 FFFFH140 0 1 0 000
32、00 FFFFH040 0 1 0 00000 FFFFH150 0 1 0 10000 FFFFH050 0 1 0 10000 FFFFH160 0 1 1 00000 FFFFH060 0 1 1 00000 FFFFH170 0 1 1 10000 FFFFH070 0 1 1 10000 FFFFH1 解：解：此例要采用双体结构。这时，两个存储体中各存储此例要采用双体结构。这时，两个存储体中各存储芯片的地址位分配如下表所示。芯片的地址位分配如下表所示。5.4.3 5.4.3 存储器接口设计存储器接口设计5-35译码方案选择：译码方案选择：独立的地址译码独立的地址译码 统一的地址译码统
33、一的地址译码 各存储体使用相同的读各存储体使用相同的读/写控制信号，而用写控制信号，而用字节选择信号（字节选择信号（A0A0和和BHEBHE）作译码器的使能控作译码器的使能控制信号。制信号。用字节选择信号（用字节选择信号（A0A0和和BHEBHE）与与CPUCPU的读的读/写信号组合产生各存储体的读写信号组合产生各存储体的读/写信号。写信号。5.4.3 5.4.3 存储器接口设计存储器接口设计5-365.5 5.5 高速缓存器（高速缓存器（Cache)Cache)基本原理基本原理5.5.1 5.5.1 CacheCache的基本结构和工作原理的基本结构和工作原理5.5.2 5.5.2 Cach
34、eCache与内存的映像关系与内存的映像关系5.5.3 5.5.3 CacheCache的读的读/写操作写操作 Cache Cache是为了把由是为了把由DRAMDRAM组成的大容量内存储器都看组成的大容量内存储器都看作是高速存储器而设置的小容量局部存储器作是高速存储器而设置的小容量局部存储器,一般由高一般由高速速SRAMSRAM构成。构成。CacheCache的有效性是利用了程序对存储器的访问在的有效性是利用了程序对存储器的访问在时时间上间上和和空间上空间上所具有的所具有的局部区域性。局部区域性。5-375.5.1 5.5.1 CacheCache的基本结构和工作原理的基本结构和工作原理 内
35、存内存置换置换控制器控制器地址地址映象映象机构机构Cache存储器存储器CPU数据总线数据总线地址总线地址总线内存段号内存段号（页号）（页号）页内地址页内地址Cache页号页号命中命中?YNCache存储器结构存储器结构5-385.5.2 5.5.2 CacheCache与内存的映像关系与内存的映像关系 高速缓存中各页所存的位置与主存中相应页高速缓存中各页所存的位置与主存中相应页的映像关系，决定于对高速缓存的管理策略。从的映像关系，决定于对高速缓存的管理策略。从原理上，可以把映像关系分为三种方式：原理上，可以把映像关系分为三种方式：全关联方式全关联方式 直接映射方式直接映射方式 分组关联方式分
36、组关联方式 5-391.1.全关联方式全关联方式5.5.2 5.5.2 高速缓存器与内存的映像方式高速缓存器与内存的映像方式 Cache Cache和内存均分为若干个字节数相同的页。和内存均分为若干个字节数相同的页。内存中的内存中的任一页都可被调入任一页都可被调入CacheCache的任一页中的任一页中，所调入页的页号需全，所调入页的页号需全部存入地址索引机构中。寻址时部存入地址索引机构中。寻址时,需将寻址地址同索引机构需将寻址地址同索引机构中的全部标记地址中的全部标记地址(页号页号)进行比较。进行比较。2.2.直接映射方式直接映射方式 Cache Cache中全部单元被划分成大小固定的页；内
37、存则被中全部单元被划分成大小固定的页；内存则被划分成段划分成段,段再被划分成与段再被划分成与CacheCache大小相同的页。大小相同的页。CacheCache中中的各页只接收内存中相同页号的内容的各页只接收内存中相同页号的内容,地址索引机构中存地址索引机构中存放的标记地址是内存的段号。放的标记地址是内存的段号。寻址操作时只需比较段号，寻址操作时只需比较段号，无需比较页号无需比较页号,大大减少了地址比较次数。大大减少了地址比较次数。3.3.分组关联方式分组关联方式 这种方式是前两种方式的折中：这种方式是前两种方式的折中：CacheCache和内存都分为和内存都分为对应的若干组；然后对应的若干组
38、；然后,组内直接映射，组间全关联映射。组内直接映射，组间全关联映射。5-405.5.3 5.5.3 高速缓存器的读高速缓存器的读/写操作写操作 1.Cache1.Cache的读过程的读过程 CPUCPU将主存地址送往主存、启动主存读的同时，也将主存地址送往主存、启动主存读的同时，也将主存地址送往将主存地址送往CacheCache，并将主存地址高位部分同存放并将主存地址高位部分同存放在地址映象机构内部的地址标记相比较：在地址映象机构内部的地址标记相比较：若若CPUCPU要访问的地址单元在要访问的地址单元在CacheCache中中(命中命中)，CPUCPU只读只读CacheCache，不访问主存；
39、不访问主存；若不在若不在(未命中未命中)，这时就需要从主存中访问，这时就需要从主存中访问,同同时把与本次访问相邻近的一页内容复制到时把与本次访问相邻近的一页内容复制到CacheCache中，并中，并在地址映象机构中进行标记。在地址映象机构中进行标记。5-412.Cache2.Cache的写过程的写过程5.5.3 5.5.3 高速缓存器的读高速缓存器的读/写操作写操作 CacheCache的写操作与读操作有很大的不同，这是因为在的写操作与读操作有很大的不同，这是因为在具有具有CacheCache的系统中，同一个数据有两个拷贝，一个在主的系统中，同一个数据有两个拷贝，一个在主存，一个在存，一个在C
40、acheCache中。因此，当对中。因此，当对CacheCache的写操作命中时，的写操作命中时，就会出现如何使就会出现如何使CacheCache与主存内容保持一致的问题。针对与主存内容保持一致的问题。针对这一情况，通常有如下几种解决方法这一情况，通常有如下几种解决方法:通写通写(Write-Through)Write-Through)法法 回写回写(Write-Back)Write-Back)法法 只写主存只写主存5-42(1)(1)通写通写(Write-Through)Write-Through)法法 通写法通写法 回写法回写法 只写主存只写主存 每次写入每次写入CacheCache时，同
41、时也写入主存，使主时，同时也写入主存，使主存与存与CacheCache相关页内容始终保持一致。相关页内容始终保持一致。CacheCache的的写过程写过程5.5.3 5.5.3 高速缓存器的读高速缓存器的读/写操作写操作 优点：优点：简单，能保持主存与简单，能保持主存与CacheCache副本副本的一致性，的一致性，CacheCache中任意页的内容都可中任意页的内容都可被随时置换，决不会造成数据丢失的错被随时置换，决不会造成数据丢失的错误；误；缺点：缺点：每次每次CacheCache写插入慢速的访主存写插入慢速的访主存操作，影响工作速度。操作，影响工作速度。5-43(2)(2)回写法回写法
42、每次只是暂时将数据写入每次只是暂时将数据写入CacheCache，并用标并用标志将该页加以注明。志将该页加以注明。当当CacheCache中任一页数据被置换时，只要在中任一页数据被置换时，只要在它存在期间发生过对它的写操作它存在期间发生过对它的写操作,那么在该页那么在该页被覆盖之前必须将其内容写回到对应主存位被覆盖之前必须将其内容写回到对应主存位置中去；置中去；如果该页内容没有被改写如果该页内容没有被改写,则其内容可以则其内容可以直接淘汰，不需回写。直接淘汰，不需回写。这种方法的速度比通写法快这种方法的速度比通写法快,但结构要复但结构要复杂的多杂的多,而且主存中的页未经随时修改，可能而且主存中
43、的页未经随时修改，可能失效。失效。5.5.3 5.5.3 高速缓存器的读高速缓存器的读/写操作写操作 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的写过程写过程5-44(3)(3)只写主存只写主存 这种方法是只将数据写入主存，同时将相这种方法是只将数据写入主存，同时将相应的应的CacheCache页有效位置页有效位置“0”“0”，表明此，表明此CacheCache页页已失效，需要时再从主存调入。已失效，需要时再从主存调入。5.5.3 5.5.3 高速缓存器的读高速缓存器的读/写操作写操作 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的写过程写过程
44、5-455.6 5.6 外存储器外存储器 外存储器是指需要通过设备接口与微机相连的存外存储器是指需要通过设备接口与微机相连的存储器，也称辅存。主要用作微机系统的后备存储器，储器，也称辅存。主要用作微机系统的后备存储器，用以存放计算机工作所需要的系统文件、应用程序、用以存放计算机工作所需要的系统文件、应用程序、用户程序、文档和数据等，也用作虚拟存储器的硬用户程序、文档和数据等，也用作虚拟存储器的硬件支持。件支持。5.6.15.6.1 硬盘硬盘5.6.25.6.2 移动硬盘移动硬盘5.6.35.6.3 U U 盘盘5-465.6.1 5.6.1 硬硬 盘盘 磁盘存储器的记录原理磁盘存储器的记录原理
45、 硬盘存储器的组成原理硬盘存储器的组成原理 硬盘上的信息组织硬盘上的信息组织 硬盘是微机系统中最主要的外存储器，主要硬盘是微机系统中最主要的外存储器，主要用作大容量的后备存储器和虚拟存储器的硬件支用作大容量的后备存储器和虚拟存储器的硬件支持。持。5-471.磁盘存储器的记录原理磁盘存储器的记录原理5.6.1 5.6.1 硬硬 盘盘 磁表面存储器记录信息原理图磁表面存储器记录信息原理图磁记录介质磁记录介质载磁体载磁体读电路读电路写电路写电路写数据写数据读数据读数据写线圈写线圈I I读线圈读线圈铁芯铁芯磁化间隙磁化间隙磁头磁头磁盘运动方向磁盘运动方向完成完成“磁磁-电电”转换转换完成完成“电电-磁
46、磁”转换转换5-482.2.硬盘存储器的组成原理硬盘存储器的组成原理5.6.1 5.6.1 硬硬 盘盘 主抽主抽组件组件磁磁盘盘片片传动抽传动抽传动传动手臂手臂读写读写磁头磁头前置控前置控制电路制电路主主机机硬硬盘盘控控制制器器硬硬盘盘驱驱动动器器盘盘片片硬盘存储器的基本结构硬盘存储器的基本结构硬硬盘盘机机 硬盘存储器由硬盘驱动器、硬盘控制器和盘片几大部硬盘存储器由硬盘驱动器、硬盘控制器和盘片几大部分组成分组成:温彻斯温彻斯特磁盘特磁盘 是主机与硬盘驱是主机与硬盘驱动器之间的接口动器之间的接口 。5-493.3.硬盘上的信息组织硬盘上的信息组织5.6.1 5.6.1 硬硬 盘盘 0 0道道n
47、n道道扇区扇区m m扇区扇区2 2扇区扇区1 1磁盘的磁道和扇区格式示意图磁盘的磁道和扇区格式示意图不同记录面不同记录面上的同一磁上的同一磁道被叫做一道被叫做一个柱面个柱面 扇区的一个扇区的一个磁道通常是磁道通常是磁盘进行读磁盘进行读写的最小信写的最小信息单位息单位 磁盘片是磁存储器的信息记录载体，它的上下两面磁盘片是磁存储器的信息记录载体，它的上下两面都可用于记录信息。都可用于记录信息。5-505.6.2 5.6.2 移动硬盘移动硬盘 移动硬盘的组成结构移动硬盘的组成结构 移动硬盘的接口标准移动硬盘的接口标准 移动硬盘是随着多媒体技术和宽带网络的移动硬盘是随着多媒体技术和宽带网络的发展，人们
48、对移动存储的需求越来越高而发展发展，人们对移动存储的需求越来越高而发展起来的一种便携式、大容量移动存储设备。起来的一种便携式、大容量移动存储设备。5-511.移动硬盘的组成结构移动硬盘的组成结构(a)a)移动硬盘实物样例移动硬盘实物样例(b)b)移动硬盘的内部结构移动硬盘的内部结构硬盘硬盘控制器控制器IDEIDE接口接口 移动硬盘实际上是将硬盘和一些外围控制电路集成移动硬盘实际上是将硬盘和一些外围控制电路集成在一起，并封装在硬脂塑料外壳内，通过外部接口与主在一起，并封装在硬脂塑料外壳内，通过外部接口与主机相连的一种移动存储设备。机相连的一种移动存储设备。5.6.2 5.6.2 移动硬盘移动硬盘
49、 5-522.移动硬盘的接口标准移动硬盘的接口标准 并行接口并行接口 IEEE1394IEEE1394接口接口 USBUSB接口接口5.6.2 5.6.2 移动硬盘移动硬盘 通过并行打印通过并行打印机接口与主机相连。机接口与主机相连。数据传输率较低，数据传输率较低，不支持即插即用功不支持即插即用功能，已被淘汰。能，已被淘汰。移动硬盘外置接口方式主要有：移动硬盘外置接口方式主要有：支持即插即用功能支持即插即用功能5-535.6.3 5.6.3 盘盘 U U盘实物样例盘实物样例 U U盘实际上是将盘实际上是将FlashFlash存储器和一些外围控制电路焊接在存储器和一些外围控制电路焊接在电路板上，
50、并封装在颜色比较亮丽的半透明硬脂塑料外壳电路板上，并封装在颜色比较亮丽的半透明硬脂塑料外壳内的一种小型便携式移动存储器。内的一种小型便携式移动存储器。5-545.7 5.7 虚拟存储器管理机制虚拟存储器管理机制1.1.段页式管理思想段页式管理思想2.2.虚拟地址向物理地址的转换虚拟地址向物理地址的转换4.Pentium4.Pentium使用使用4 4MBMB页面时的地址定位页面时的地址定位3.3.页部件中的页部件中的TLBTLB结构及原理结构及原理5-551 1、段页式管理思想、段页式管理思想 虚拟地址空间是二维的，而线性地址空间和物理虚拟地址空间是二维的，而线性地址空间和物理地址空间都是一维
