1、2022-8-812022-8-822022-8-832022-8-842022-8-85|Zc|Frequency|Zr|Frequency电容：|Zc|1/(2PIfC)电感：|Zr|2PIfL容性降低容性失效感性降低感性失效SFRCLESR2022-8-86n干扰源：n全局时钟信号，高速芯片输出，系统总线，大电流、高电压的高频信号。n耦合机制：n空气，电路板介质，布线环路，线间电容耦合，直接连接。n敏感系统：n高阻输入线，模拟小信号，锁相环电路，高频、中频信号放大。2022-8-87n全局时钟信号，会产生稳定的离散频谱，使得某些频点能量集中，干扰很强。n高速信号输出，产生不稳定频谱，特别
2、是陡峭的沿跳信号，产生宽频的干扰。n大电流高频脉冲信号，产生强烈的磁场干扰。n高电压高频脉冲信号，产生强烈的电场干扰。2022-8-88n传导型n通过连线直接耦合，如电源线、公共返回路径等等。n电场型n通过分布电容耦合，如长的平行布线，属于近场耦合。2022-8-89n磁场型n通过环路电感耦合，属于近场互感耦合。n辐射型n通过天线效应耦合，属于远场耦合。2022-8-810n高阻输入信号、静态电平的信号。这些信号容易感应外界强烈电磁干扰，造成误输入。n模拟小信号，如高频头的高放、中放电路等，芯片的PLL电路，对电源纹波，空中辐射要求很高。2022-8-811最有效、最主动的策略找出干扰源隔断耦
3、合路径屏蔽敏感系统积极的应对策略不得已而为之的补救方法2022-8-8122022-8-813n查找EMI问题的方法：频谱仪近场探头频谱仪近场探头n采取的手段：屏蔽滤波屏蔽滤波n传统对策遇到新问题：n需要考虑设备内部【板间，板内信号间】EMI问题，不能使用屏蔽/滤波手段；n屏蔽和滤波会增加重量、成本；n信号频率与干扰频率一致，不能采用滤波；n频率提高，布线、屏蔽体、机箱等成为天线；n高频信号耦合到电缆，由电缆发射；把把“火苗火苗”捂在设备捂在设备内部内部2022-8-814n设计最后阶段解决EMC问题的唯一办法是：n屏蔽和滤波n这种对策的结果是：n有利于通过EMC，但是会恶化内部干扰，影响设备
4、稳定性，增加抗干扰的要求。n屏蔽策略的隐患：n机箱及屏蔽材料的变形及损坏，产生电磁泄漏。思考？2022-8-815为什么我们总是停留在这个层次？电子工程师设计水平的体现EDA工程师设计经验的体现系统工程师全部把握的体现思考？2022-8-816nEMI/EMC是项系统工程n早考虑，成本低，手段多，效率高；n需要产品所有组件协同配合，包括结构设计。n专家的经验PCB设计的很多规则n设计能全部按照设计规则执行吗？n所有的理论在所有场合都正确吗？n仿真技术nPCB板设计的仿真：Hyperlynx。n电子电路仿真：Pspice、Serenade。n精度与速度n使用测量技术，使用一般仪器进行对比测试。n
5、引入电磁场扫描技术，进行EMC预兼容测试。尽信书不如无书！把问题扼杀在萌芽阶段实际问题实际解决2022-8-8172022-8-818电磁兼容性的案例非常多，我们只需要掌握别人一些成熟的经验，通过实践发展自己的经验，就渐渐得心应手了2022-8-819n线宽均匀线宽均匀n拐角圆滑拐角圆滑n少打过孔少打过孔2022-8-820n传输阻抗与线宽n在高速信号的微带线上面，线宽影响传输阻抗。n印制板布线的电路模型如下：n串联电阻的典型值0.25-0.55 ohms/foot，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。n线径W越宽，距电源/
6、地铜皮距离h越近，或隔离层的介电常数e越高，特征阻抗Z0就越小。Z02022-8-821n微带线跟线宽的关系n双面板的微带线模型关键参数：板厚h，铜皮厚度t，线宽W和介电常数r。n双面电路板一般厚度：1.68mm（66mil），铜层厚度：0.05mm（2mil）；n四层板一般总厚度（上下薄膜、中间板基型）：1.58mm（62mil），中间厚度：0.9mm（35mil）n上下薄层厚度：0.33mm（14mil），铜皮厚度：0.05mm（2mil）Whtr 常用印制电路板的材料：FR-4（r在4.55之间）75微带线：wh；50微带线：w2h；2022-8-822结论：四层板微带线模型几乎完全可是
7、适用。思考：每一根线互为临近走线的耦合回路，设计中什么问题是关键考虑？n双面板和四层板的微带线差别n在双面板设计中，微带线模型只是近似。n在四层板设计中，微带线模型可以等效。H=60mil(1.6mm板厚)W=10mil线宽注意：双面板注意：双面板线宽线距都比线宽线距都比板厚要小得多板厚要小得多HW电力线分布H=14milW=10mil线宽注意：四层板线宽线注意：四层板线宽线距跟板厚要查不多距跟板厚要查不多HW临近线电力线分布很弱GNDGND 或者 POWER2022-8-823n走线拐角圆滑n不要走90度的拐角，尽量走大拐角，因为拐角处会造成传输阻抗突变，引起信号反射和畸变。45度拐角线对于
8、走线阻抗影响不大大拐角减轻长线拐角带来的影响2022-8-824n过孔时候的拐角也要圆滑n过孔走线避免拐90度，避免走锐角。2022-8-825n过孔阻抗突变效应n过孔带来相当于90度走线的突变效应，改变了走线阻抗。60mil的90度拐角利用一种新的“类似同轴的”通孔结构来避免标准通孔出现的严重阻抗失配问题。这种结构以一种特殊的配置将接地通孔放置在信号通孔四周。阻抗受控的过孔策略：2022-8-826n选择旁路、退耦电容设计选择旁路、退耦电容设计n减少电源供电回路的面积减少电源供电回路的面积2022-8-827n选择旁路、退耦电容设计退耦电容1100nF旁路电容1047uF思考：退耦电容位置实
9、际滤波效果2022-8-828n旁路电容的作用：n减少器件对电源模块瞬间电流的需求，通常使用铝电解或者钽电解电容，容值取决于器件瞬间电流的需求，一般10470uF之间。n退耦电容的作用：n去掉器件高频开关噪声，将高频噪声引导到地，退耦电容一般选取1100nF之间。思考：并非容值越大，退耦效果越好，为什么？不同退耦电容有不同的谐振频率（0805封装）思考:是否都使用大容量电容就可以解决问题呢?2022-8-829n减少电源供电回路的面积VCCGNDIC1IC2IC3IC1、IC2、IC3的电源供电回路重叠，共享GND回流，回路面积S1、S2、S3也很大，相互干扰不可避免！VCCGNDIC1IC2
10、IC3IC1、IC2、IC3的电源供电回路重叠面积很小，电源滤波容易实现。S1S2S3思考：旁路电容应该放置在什么位置？2022-8-830n减少电源供电回路的面积n电源、地布线靠近，减少磁辐射面积2022-8-831n回流地路径分析回流地路径分析n地平面分割策略地平面分割策略n地反弹现象的防止地反弹现象的防止2022-8-832n回流地路径分析n不同频率信号的“地”回流路径不一样。低频：最小电阻【最短距离】高频：最小阻抗【最小面积】思考：如果回流路径被隔断了会怎么呢？2022-8-833n回流地路径分析n磁场型干扰产生的原因：高频信号回流面积相互重叠。尽可能地减小尽可能地减小环路的大小。环路
11、的大小。避免信号返回避免信号返回线路共享共同线路共享共同的路径这种情的路径这种情况况2022-8-834n地平面分割策略不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。不恰当的地平面、电源平面的分割，给高速信号传输带来严重的EMI、EMC隐患。接接地地点点2022-8-835n地平面分割策略信号线穿过地平面裂缝地平面完整减少了大部分EMC/EMI2022-8-836n地平面分割策略如果一定要采用分割的地，则要建立“地连接桥”。思考：如果信号回流的桥连“地”跟电源的公共接地点矛盾怎么办？模拟分割模拟分割优先信号回流地；数字分割数字分割折中信号回流地和电源回流面积，建
12、议井型布地。2022-8-837n地反弹现象的防止n什么是地反弹现象？参考地平面VCCGND1GND2VI/OII/OVGND1其中一个输出引脚的波形对于GND1的电位影响：思考：如果很多IO同步翻转呢？GND1并非参考地平面的电位，造成了所谓的地反弹现象等效一个串接的电感VCCGND2GND1IC?2022-8-838n地反弹现象的防止n降低开关速度。n增加地引线，特别是芯片内部多个地线引出引脚，在印制板上分开接地。n对输入电路分配一个地参考引脚（一般高速芯片接口都有）。n采用差分输入方式。GND VIA多点接地高速输出口线加入阻尼电阻2022-8-839n降低有用频率的降低有用频率的EMC
13、：阻尼电阻值的正确选择，或：阻尼电阻值的正确选择，或者正确使用磁珠，同时保证者正确使用磁珠，同时保证SI和和EMC。n高频时钟信号要单独处理高频时钟信号要单独处理n高速信号总线考虑匹配措施（非完全匹配）高速信号总线考虑匹配措施（非完全匹配）2022-8-8Skyworth技术交流讲座40n降低有用频率的EMC：阻尼电阻值的正确选择，或者正确使用磁珠，同时保证SI和EMC。2022-8-841n高频时钟信号要单独处理n高频时钟（上升沿少于2ns的时钟）必须有地线护送【护送地线要两倍时钟走线宽度，需要“良好接地”】n发送侧串接22220欧姆阻尼电阻，电阻越大干扰越小，但是敏感性变差。n采用点对点连
14、接，不打过孔，走线平滑。思考：无法地线护送怎么办？思考：时钟一定要过孔怎么办？高速时钟信号阻尼电阻2022-8-842n高速信号总线考虑匹配措施（非完全匹配）n频率在50MHz以上的高频数字总线，应尽可能考虑总线中的每条信号线均串接一个22-300欧姆左右的阻尼电阻n频率在75MHz以上时，必须串接阻尼电阻。阻尼电阻必须放在发送侧并尽可能靠近发送器件。n尽可能在元件面（焊接面）布线，少打过孔。源端匹配措施：串连阻尼电阻终端匹配措施：并联负载电阻交流方式直流方式2022-8-843n使用滤波方法在保证不影响时序下降低EMCn排线接口串连阻容低通电路n高速信号接口串连阻容低通降低EMCn输出接口串连磁珠防止机内干扰通过连接线耦合出去。1547pF2282欧姆主板接口面板接口加入EMI/EMC措施排线120欧姆100MHz面板接口电路2022-8-844n掌握掌握EMC机制的三要素机制的三要素n理解理解EMC应对新理念应对新理念n理解好采取措施的原理理解好采取措施的原理2022-8-845
