1、计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 第第1010章章 80X8680X86的最新技术发展的最新技术发展 Intel80X86处理器的发展处理器的发展Intel8080 8位微处理器位微处理器Intel8085 高档高档8位微处理器位微处理器指令比较完善，有了中断与指令比较完善，有了中断与DMA汇编、汇编、BASIC，FORTRAN、PL/M 后期配备后期配备CP/M操作系统操作系统 Int
2、el8086 16位位8086数据总线数据总线16位、地址总线位、地址总线20位位Intel8088 准准16位位外部数据总线外部数据总线8位，内部数据总线位，内部数据总线16位位IBM PC、IBM PC/XTIntel80286、MC68010 高档高档16位位数据总线数据总线16位，地址总线位，地址总线24位位IBM PC/AT实地址模式、虚地址保护模式实地址模式、虚地址保护模式虚地址模式可寻址虚地址模式可寻址16MB物理地址和物理地址和1GB的虚拟地址的虚拟地址空间空间计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER
3、 SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 Intel80X86Intel80X86处理器的发展（处理器的发展（1 1）Intel80386 32位微处理器位微处理器数据总线数据总线32位，地址总线位，地址总线32位位实地址模式、虚地址保护模式、虚拟实地址模式、虚地址保护模式、虚拟8086模式模式虚地址模式可寻址虚地址模式可寻址4GB(232)物理地址和物理地址和64TB(246)的虚的虚拟地址空间拟地址空间Intel80486 32位微处理器位微处理器80386+80387+8KB的的Cache部分采用部分采用
4、RISC技术、突发总线技术技术、突发总线技术使用时钟倍频技术使用时钟倍频技术Pentium（奔腾）（奔腾）32位微处理器位微处理器5级超标量结构、分支预测技术级超标量结构、分支预测技术64条数据线、条数据线、32条地址线条地址线常用指令硬件化，使用微程序设计常用指令硬件化，使用微程序设计Pentium MMX（多能奔腾）（多能奔腾）32位位增加了增加了57条条MMX指令指令采用了采用了SIMD技术技术 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENC
5、E AND TECHNOLOGY吉林大学吉林大学 Intel80X86Intel80X86处理器的发展（处理器的发展（2 2）Pentium Pro（高能奔腾）（高能奔腾）32位位64条数据线、条数据线、36条地址线条地址线实现了动态执行技术实现了动态执行技术(乱序执行乱序执行)Pentium II（奔腾（奔腾2）32位微处理器位微处理器Pentium Pro+MMX双独立总线结构双独立总线结构Pentium III（奔腾（奔腾3）32位微处理器位微处理器增加了增加了70条条SSE指令指令首次内置序列号首次内置序列号 Pentium 4 32位微处理器位微处理器(非非P6核心结构核心结构)超级
6、管道技术超级管道技术增加了增加了144条条SSE2指令指令简单简单ALU运行在运行在2倍的处理器核心频率下倍的处理器核心频率下Itanium 64位微处理器位微处理器采用采用EPIC技术、技术、RISC技术和技术和CISC技术技术具有显示并行功能具有显示并行功能具有断定执行功能具有断定执行功能具有数据预装的功能具有数据预装的功能采用三级高速缓存采用三级高速缓存 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉
7、林大学 Intel Intel 微处理器发展图微处理器发展图计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 现代微机发展的特点现代微机发展的特点微处理器性能不断增强微处理器性能不断增强微处理器支持芯片被高度集成微处理器支持芯片被高度集成主板总线结构发生改变主板总线结构发生改变 保持向上兼容性保持向上兼容性 微机主板结构发生很大变化微机主板结构发生很大变化计算机科学与技术学院计算机科学与技术学院COMP
8、UTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 10.1 8028610.1 80286的体系结构的体系结构 IntelIntel公司在公司在8080年代初推出了新的微处理器年代初推出了新的微处理器Intel Intel 8028680286，这是一种具有存储器管理和保护机构的，这是一种具有存储器管理和保护机构的1616位微处位微处理器。理器。8028680286芯片采用芯片采用6868引脚四列直插式封装，时钟频率有引脚四列直插式封装，时钟频率有8
9、MHz8MHz和和10MHz10MHz两种。两种。主要特点：主要特点：1 1CPUCPU内部有内部有4 4个处理单元，可并行工作个处理单元，可并行工作2 2支持存储器管理和保护功能，存储器管理功能可支持存储器管理和保护功能，存储器管理功能可实现在实地址和保护虚地址方式下访问存储器，保护功能实现在实地址和保护虚地址方式下访问存储器，保护功能包括对存储器的合法操作，对任务实现特权级保护。包括对存储器的合法操作，对任务实现特权级保护。3 3实现虚拟存储管理实现虚拟存储管理 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIE
10、NCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8028680286的内部结构的内部结构 8028680286在内部结构上比在内部结构上比80868086增加了指令执行部件增加了指令执行部件(IU)(IU)，同，同时将时将80868086中的总线接口部件分成总线部件中的总线接口部件分成总线部件(BU)(BU)、地址部件、地址部件(AU)AU)。这样，这样，8028680286的的CPUCPU有有四个独立的处理元件：四个独立的处理元件：EUEU、AUAU、BUBU、IUIU，这四个部件并行地操作。，这四个部件并行地操作。地址单元
11、 AU 总线单元 BU 地址加法器 地址驱动器 A23-0,BHE,M/IO 段基址 预取器 协处理器接口 段大小 总线控制 总线信号 偏移量加法器 段限检查 总线缓冲器 D15-0 6 字节预取队列 寄存器 ALU 指令译码器 控制器 3 条已被译码的指令队列 执行单元 EU 指令单元 IU 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8028680286寄存器组寄存器组 8028680286具
12、有具有1515个个1616位位的寄存器组，可以的寄存器组，可以分成三组分成三组：通用寄存器、通用寄存器、段寄存器、状态和控制寄存器段寄存器、状态和控制寄存器。其中。其中通用寄存器和段寄存器与通用寄存器和段寄存器与80868086完全一样完全一样，而状态和控制寄存器中有，而状态和控制寄存器中有3 3个专用寄存器，用来个专用寄存器，用来记录或控制记录或控制8028680286的某些状态，包括状态标志寄存器的某些状态，包括状态标志寄存器(F)(F)、指令指、指令指示器示器(IP)(IP)、机器状态字寄存器、机器状态字寄存器(MSW)MSW)。（1 1）指令指示器）指令指示器IPIP。这个这个1616
13、位的寄存器用来指出下一条要执行位的寄存器用来指出下一条要执行的指令偏移地址。的指令偏移地址。（2 2）状态标志寄存器）状态标志寄存器F F。F F寄存器用来记录算术或逻辑运算类指寄存器用来记录算术或逻辑运算类指令操作结果的性质，在进行令操作结果的性质，在进行I/OI/O操作时，操作时，I/OI/O所在的特权级，也由所在的特权级，也由F F寄存器来记录。寄存器来记录。I/OI/O特权标志特权标志IOPL(IOPL(第第1212、1313位位)：用来指定：用来指定I/OI/O操作时处于操作时处于0 03 3特特权级中的哪一级。权级中的哪一级。嵌套任务标志嵌套任务标志NT(NT(第第1414位位)：
14、用来表示当前执行的任务是否嵌套在：用来表示当前执行的任务是否嵌套在另一个任务内。当另一个任务内。当NT=1NT=1时，表示当前任务被嵌套于另一个任务中，时，表示当前任务被嵌套于另一个任务中，执行完该任务后，要返回到原来的任务中去。执行完该任务后，要返回到原来的任务中去。（3 3）机器状态字寄存器）机器状态字寄存器MSWMSW。MSWMSW用来表示当前处理器所处的状用来表示当前处理器所处的状态，目前只使用了它的低态，目前只使用了它的低4 4位，其中一位用来使位，其中一位用来使CPUCPU进入虚地址保进入虚地址保护方式，其他三位则起控制协处理器接口作用，其中，护方式，其他三位则起控制协处理器接口作
15、用，其中，PEPE为保护为保护方式允许位，用来启动微处理器工作方式，方式允许位，用来启动微处理器工作方式，当当PE=0PE=0，为实地址方，为实地址方式，式，PE=1PE=1，为虚地址方式，为虚地址方式。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 机器状态寄存器机器状态寄存器MSWMSW功能表功能表 当执行当执行RESETRESET后，后，MSWMSW被自动置成被自动置成FFF0HFFF0H，即将
16、，即将8028680286置成实置成实地址方式。用地址方式。用LMSWLMSW和和SMSWSMSW指令可在实地址方式装入和存储指令可在实地址方式装入和存储机器状态字存储器的内容。机器状态字存储器的内容。位 名称 功能 0 PE 保护方式允许，把80286置于保护方式，并且除RESET外，不能被消除。1 MP 监督协处理器：允许WAIT指令引起“协处理器不存在异常。”2 EM 仿真协处理器：当ESC指令允许仿真一个协处理器时，将引起“协处理器不存在异常”。3 TS 任务转换：表示下一条若使用协处理器指令时，将会引起异常，允许用软件测试当前协处理器处理的上、下文是否属于当前任务。计算机科学与技术学
17、院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8028680286的实地址与虚地址保护方式的实地址与虚地址保护方式 1.1.8082680826的实地址方式的实地址方式8082680826的实地址方式与的实地址方式与80868086工作方式基工作方式基本相同。为了和本相同。为了和80868086兼容，兼容，8082680826的的2424根地址线中只有低根地址线中只有低2020位位A A1919A A0 0有用，因此
18、，在实地址方式可寻址空间为有用，因此，在实地址方式可寻址空间为1MB1MB。在实地址。在实地址方式中，方式中，8082680826保留了两个固定的存储区域。在存储器高端保留了两个固定的存储区域。在存储器高端0FFFF0H0FFFF0H0FFFFFH0FFFFFH保留的是系统初始化区。在存储器低端保留的是系统初始化区。在存储器低端000000H000000H0003FFH0003FFH，存放的是中断矢量表。，存放的是中断矢量表。2.2.8082680826虚地址保护方式虚地址保护方式8082680826在实地址方式下操作只相当于在实地址方式下操作只相当于一个快速的一个快速的80868086，而在
19、虚地址保护方式下操作才能充分发挥，而在虚地址保护方式下操作才能充分发挥8028680286的作用。的作用。在虚地址保护方式中，在虚地址保护方式中，8082680826用实地址方式的功能和存储器管理、用实地址方式的功能和存储器管理、对虚拟存储器的支持以及对地址空间的保护合为一体，从而使对虚拟存储器的支持以及对地址空间的保护合为一体，从而使8082680826能可靠地支持多用户系统。在虚地址保护方式中，能可靠地支持多用户系统。在虚地址保护方式中，8082680826的的2424根地址线根地址线A A2323A A0 0全被用上，因此，可直接寻址的地址空间范围全被用上，因此，可直接寻址的地址空间范围
20、为为16MB16MB。8082680826通过集成在片内的保护机构，能给每个任务提供通过集成在片内的保护机构，能给每个任务提供最大可达最大可达1000MB1000MB的虚拟存储空间。的虚拟存储空间。虚拟地址保护方式的物理存储器也是由两部分组成的，即段基地虚拟地址保护方式的物理存储器也是由两部分组成的，即段基地址和段内偏移量。段基地址是址和段内偏移量。段基地址是2424位的，将段基地址和相应特征集位的，将段基地址和相应特征集合在一起形成一张表合在一起形成一张表描述符表，存放在存储器的某一区域。描述符表，存放在存储器的某一区域。于是，在虚地址保护方式下各段寄存器的内容，不再是段基地址于是，在虚地址
21、保护方式下各段寄存器的内容，不再是段基地址而是一个参数，用这个参数从描述符表中取出相应的描述符，就而是一个参数，用这个参数从描述符表中取出相应的描述符，就找到了段基地址，与找到了段基地址，与1616位偏移量相加形成了所要寻址单元的物理位偏移量相加形成了所要寻址单元的物理地址。地址。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 10.2 8038610.2 80386的体系结构的体系结构 IntelI
22、ntel公司于公司于19841984年底推出高性能的年底推出高性能的3232位微处理位微处理器器Intel 80386Intel 80386，它是，它是8082680826的扩充，从而形的扩充，从而形成由成由80868086、8018680186、8028680286、8038680386组成的完整的组成的完整的8686系列。系列。8038680386的最大特点是在的最大特点是在CPUCPU芯片上集成了一个存储芯片上集成了一个存储器管理部件器管理部件(MMU)(MMU)，可对，可对2 24646的虚拟存储空间和的虚拟存储空间和4 4千千兆字节兆字节(2(23232)的物理存储空间进行分段和分页
23、管理，的物理存储空间进行分段和分页管理，段的最大空间为段的最大空间为4 4千兆字节。千兆字节。8038680386的时钟频率有的时钟频率有16MHz16MHz和和20MHz20MHz两种，每秒钟两种，每秒钟可持续执行三四百万条指令，性能为可持续执行三四百万条指令，性能为8028680286的三的三倍，已超过许多超级小型机的速度。倍，已超过许多超级小型机的速度。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林
24、大学 8038680386的内部结构的内部结构 8038680386逻辑上由逻辑上由六个功能部件组成六个功能部件组成：总线接口部件、代码预取部总线接口部件、代码预取部件、指令译码部件、存储器管理部件、执行部件及控制部件件、指令译码部件、存储器管理部件、执行部件及控制部件。这。这六个功能部件采用流水线结构，这样可以同时处理多条指令，以六个功能部件采用流水线结构，这样可以同时处理多条指令，以减少程序实际执行时间。减少程序实际执行时间。总线接口部件完成在总线周期内对必要的信号线进行控制。总线接口部件完成在总线周期内对必要的信号线进行控制。在其在其他五个部件没有传送要求时，总线接口部件则执行从存储器预
25、取他五个部件没有传送要求时，总线接口部件则执行从存储器预取指令的工作。指令的工作。代码预取部件从存储器中以代码预取部件从存储器中以4 4个字节为单位预先取出指令，个字节为单位预先取出指令，存放存放在在1616个字节的指令预取队列个字节的指令预取队列中。中。指令译码部件从代码预取部件中的预取队列里按顺序取出指令并指令译码部件从代码预取部件中的预取队列里按顺序取出指令并译码。译码。执行部件与别的部件协同完成指令的功能。执行部件与别的部件协同完成指令的功能。存储器管理部件由分段部件和分页部件构成存储器管理部件由分段部件和分页部件构成，分段部件将逻辑地分段部件将逻辑地址转换为线性地址址转换为线性地址，
26、芯片上有一个段描述符高速缓冲寄存器，其，芯片上有一个段描述符高速缓冲寄存器，其中存有当前段的段描述符，它可加快这种转换。中存有当前段的段描述符，它可加快这种转换。分页部件将线性分页部件将线性地址转换为物理地址地址转换为物理地址，在芯片中还有页描述符高速缓冲寄存器。，在芯片中还有页描述符高速缓冲寄存器。它存放着页描述符。分页部件把物理总线地址接到总线接口部件，它存放着页描述符。分页部件把物理总线地址接到总线接口部件，以执行存储器访问或以执行存储器访问或I/OI/O访问。访问。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER S
27、CIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8038680386的内部结构框图的内部结构框图3输入 加法器描述符寄存器界限和属 性 PLA 加法器页 面超高速缓 存控制和保 持 PLA 请求特权 地 址 驱动器 流水线/总线宽度 控制器 多 路 收发器 保护检 测部件 移位地址 加法器 乘/除 寄存器堆 译码和 定序 控制 ROM 指令译码 已译码 队 列 预取器 界限 检测器 16B指令 队列 32 32 分段部件 分页部件 总线控制 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND
28、 TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8038680386寄存器组（寄存器组（1 1）（1 1）通用寄存器）通用寄存器8038680386有八个有八个3232位的通用寄存器：位的通用寄存器：EAXEAX、EBXEBX、ECXECX、EDXEDX、ESPESP、EBPEBP、ESIESI、EDIEDI。为了与。为了与80868086系列微处理器兼容，系列微处理器兼容，各寄存器的低各寄存器的低1616位部分可作为位部分可作为1616位寄器存器使用，这时分别指定位寄器存器使用
29、，这时分别指定为为AXAX、BXBX、CXCX、DXDX、SPSP、BPBP、SISI和和DIDI。前四个寄器的低。前四个寄器的低1616位又可位又可分作高分作高8 8位和低位和低8 8位，作为位，作为8 8位寄器使用。位寄器使用。（2 2）段寄存器）段寄存器8038680386有六个有六个1616位段寄存器：位段寄存器：CSCS、DSDS、SSSS、ESES、FSFS和和GSGS。其中。其中CSCS为代码段、为代码段、SSSS为堆栈段、其余为数据段。段寄存为堆栈段、其余为数据段。段寄存器主要在实地址方式时存放段基地址，在保护方式时，它作为保器主要在实地址方式时存放段基地址，在保护方式时，它作
30、为保存段描述符的选择器。存段描述符的选择器。（3 3）专用寄存器）专用寄存器8038680386有两个有两个3232位专用寄存器：指令指针位专用寄存器：指令指针(EIP)EIP)和标志寄存器和标志寄存器(EFLAGS)EFLAGS)。EIPEIP的低的低1616位称为位称为IPIP，用于执行，用于执行80868086的指令。的指令。EFLAGSEFLAGS的低的低1616位和位和8028680286的状态标志寄存器完全相同，新增加的的状态标志寄存器完全相同，新增加的两个标志位在高两个标志位在高1616位中。其中位中。其中VMVM用于控制方式转移，用于控制方式转移，当当VM=1VM=1时，时，从
31、保护方式转换到虚拟从保护方式转换到虚拟80868086方式；当方式；当VM=0VM=0时，恢复保护方式。时，恢复保护方式。RFRF是恢复标志，当指令执行结束时，是恢复标志，当指令执行结束时，RF=0RF=0；执行过程中发生中断时，；执行过程中发生中断时，RF=1RF=1。因此，在页变换后需检查。因此，在页变换后需检查RFRF标志，若标志，若RF=1RF=1，则再执行该指，则再执行该指令；若令；若RF=0RF=0时，则从下一条指令开始执行。时，则从下一条指令开始执行。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIEN
32、CE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8038680386寄存器组（寄存器组（2 2）（4 4）控制寄存器）控制寄存器8038680386有四个有四个3232位的控制寄存器：位的控制寄存器：CRCR0 0CRCR3 3。CRCR0 0是机器状态寄存器，各位的含义如表是机器状态寄存器，各位的含义如表3.2.13.2.1所示。所示。PGPG为分页允为分页允许位，指示是否使用分页。许位，指示是否使用分页。EFEF、EMEM、MPMP位控制了与协处理器的接位控制了与协处理器的接口，口，TSTS进行任务切换。进行任务切换。PGP
33、G、PEPE组合后设置操作方式，用来控制组合后设置操作方式，用来控制8038680386的工作方式。的工作方式。CRCR1 1是是IntelIntel公司的保留寄存器。公司的保留寄存器。CRCR2 2是页故障线性地址寄存器，保存最后发生页故障的线性地址。是页故障线性地址寄存器，保存最后发生页故障的线性地址。CRCR3 3是页目录地址寄存器，用来保存页表的基地址。是页目录地址寄存器，用来保存页表的基地址。（5 5）系统地址寄存器）系统地址寄存器8038680386有四个系统地址寄存器：有四个系统地址寄存器：GDTRGDTR、IDTRIDTR、LDTRLDTR和和TRTR。GDTRGDTR为全局描
34、述符表寄存器，用来保存为全局描述符表寄存器，用来保存GDTGDT的的3232位线性基地址和位线性基地址和1616位界限值。位界限值。IDTRIDTR为中断描述符表寄存器，用来保存为中断描述符表寄存器，用来保存IDTIDT的的3232位位线性基地址和线性基地址和1616位界限值。位界限值。LDTRLDTR为局部描述符表寄存器，用来保为局部描述符表寄存器，用来保存存LDTLDT的的1616位选择器的值。位选择器的值。TRTR为任务状态寄存器，用来保存为任务状态寄存器，用来保存TSTS的的1616位选择器的值。位选择器的值。这四个寄存器在保护方式时都可使用，但在实这四个寄存器在保护方式时都可使用，但
35、在实地址时只能访问地址时只能访问GDTRGDTR和和IDTRIDTR。（6 6）调试寄存器）调试寄存器8038680386有八个有八个3232位调试寄存器位调试寄存器DRDR0 0DRDR7 7，用于，用于调试功能。调试功能。DRDR0 0DRDR3 3设定四个断点线性地址。设定四个断点线性地址。DRDR6 6是调试状态寄存是调试状态寄存器，保存断点的当前状态，器，保存断点的当前状态，DRDR7 7是调试控制寄存器，设置断点并是调试控制寄存器，设置断点并指示中断结果，指示中断结果，DRDR4 4和和DRDR5 5保留，供保留，供IntelIntel公司使用。公司使用。计算机科学与技术学院计算机
36、科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8038680386工作方式工作方式三种工作方式三种工作方式1.实地址方式实地址方式2.保护虚地址方式保护虚地址方式3.虚拟虚拟8086方式方式实地址方式与虚拟实地址方式与虚拟8086方式的区别方式的区别 任务模式任务模式 寻址范围寻址范围 内存管理方式内存管理方式 实地址实地址 单任务，整个单任务，整个CPU 的方式的方式 整个系统整个系统 1M 分段分段 虚拟虚拟 8086
37、多任务，一个任多任务，一个任务的方式务的方式 每个任务每个任务 1M 分段，分页分段，分页 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 10.3 8048610.3 80486的体系结构的体系结构 8048680486是是IntelIntel公司于公司于19891989年推出的年推出的3232位高档微处位高档微处理器，它在理器，它在8038680386的基础上作了一些改进。简单的基础上作了一些改进
38、。简单地说，地说，8048680486芯片相当于一片芯片相当于一片8038680386加上一片加上一片80387(80387(数学协处理器数学协处理器)，再加上，再加上8KB8KB的内片快速缓的内片快速缓存存(Cache)Cache)。8048680486完全拥有完全拥有8038680386的所有功能，诸如页式存储的所有功能，诸如页式存储管理、段式存储管理、管理、段式存储管理、DEBUGDEBUG功能，自测试功能、功能，自测试功能、三种工作模式、多任务、流水线指令执行方式和三种工作模式、多任务、流水线指令执行方式和3232位整数算术逻辑运算，等等。位整数算术逻辑运算，等等。8048680486
39、完全和完全和8038680386兼容，目标码一级也兼容。在兼容，目标码一级也兼容。在软件上，软件上，8048680486实际上和实际上和8038680386一样，区别主要表一样，区别主要表现在底层硬件实现上的不同。现在底层硬件实现上的不同。8048680486可以用于高可以用于高档微机和工作站，它的属性能使它在档微机和工作站，它的属性能使它在DOSDOS、OS/2OS/2、WindowsWindows和和UNIXUNIX系统上得到广泛的应用。系统上得到广泛的应用。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENC
40、E AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8048680486特点特点 （1 1）8048680486在在Intel CPUIntel CPU的历史上首次采用了的历史上首次采用了RISCRISC技术，常用指技术，常用指令仅需一个时钟周期便可完成。令仅需一个时钟周期便可完成。（2 2）8048680486采用了突发总线采用了突发总线(Burst Bus)(Burst Bus)同同RAMRAM进行高速数据交换。进行高速数据交换。通常通常CPUCPU同同RAMRAM交换数据时，是取得一个地址，交换一个数据，再交换数据时，是取得一个
41、地址，交换一个数据，再取得一个地址，交换一个数据，而采用突发总线后，每取得一个取得一个地址，交换一个数据，而采用突发总线后，每取得一个地址，则这个地址及其后地址的数据都一起进行交换。地址，则这个地址及其后地址的数据都一起进行交换。（3 3）80486 CPU80486 CPU将数学协处理器和将数学协处理器和CacheCache及及CacheCache控制器一起集成控制器一起集成到片内，极大的提高了到片内，极大的提高了CPUCPU的处理速度。的处理速度。随着随着CPUCPU工作时钟的提高，一般动态工作时钟的提高，一般动态RAMRAM芯片的存取速度相对较低，芯片的存取速度相对较低，不能跟上快速不能
42、跟上快速CPUCPU的速度，致使的速度，致使CPUCPU出现等待状态。为此，在出现等待状态。为此，在8038680386系统中，采用在主机板上设置高速缓冲存贮器系统中，采用在主机板上设置高速缓冲存贮器(Cache RAM)(Cache RAM)的方法，是的方法，是CPUCPU在大多数情况下能够快速访问最近使用过的指令在大多数情况下能够快速访问最近使用过的指令和数据，实现零等待，从而大大提高系统的性能。和数据，实现零等待，从而大大提高系统的性能。由于以上特点，在相同的时钟频率下，由于以上特点，在相同的时钟频率下，80486 CPU80486 CPU的的 处理速度一处理速度一般比般比8038680
43、386快快2 23 3倍。即使是时钟频率为倍。即使是时钟频率为25MHz25MHz的的486SX-25486SX-25，在运，在运行行Word Perfect 5.1Word Perfect 5.1、Page Maker4.0Page Maker4.0、Microsoft 6.0Microsoft 6.0和和Auto Auto CAD 11.0CAD 11.0等等8 8种典型应用程序时，其运行速度平均也是时钟频率种典型应用程序时，其运行速度平均也是时钟频率为为40MHz40MHz的的386DX-40386DX-40的的1.221.22倍。倍。计算机科学与技术学院计算机科学与技术学院COMPUT
44、ER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 8048680486内部结构内部结构 2X32DB 桶式移位器寄存器文件 ALU 分段部件 描述符 寄存器 界限和属 性PLA 分 页 部 件 转换后援 缓冲器 超高速 缓存 8KB超高 速缓存 地址驱动器 写缓冲器4 X 80 数据总线收发器 总 线 控 制 请 求 定 序 器 突发总线控制 总线宽度控制 超高速换存控制 奇偶校验 生成和控制 浮 点 部 件 浮点寄存 器文件 控制和保护 测试部件 控
45、制 ROM 指令 译码 预取器 2 X 16B 指令队列 32AB 128 计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 386/486386/486机的基本结构机的基本结构微处理器微处理器80386/80486总线控制器总线控制器Cache控控制器制器Cache主存主存80387(386微机微机)扩展总线扩展总线控制器控制器实时时钟实时时钟/日历日历 CMOS RAMISA总线总线CPU局部总线局
46、部总线集成外围控集成外围控制器制器计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 10.4 Pentium10.4 Pentium的体系结构的体系结构 特点特点:80 x8680 x86系列微处理器兼容系列微处理器兼容3232位地址总线、位地址总线、6464位数据总线位数据总线RISCRISC型超标量流水线型超标量流水线:U U浮点运算流水线浮点运算流水线,五级（指令预取，五级（指令预取，指令译码，地
47、址生成，执行指令，回写）指令译码，地址生成，执行指令，回写）,V V定点运算流水定点运算流水线线 重新设计的高性能浮点运算器重新设计的高性能浮点运算器独立的指令独立的指令CacheCache和数据和数据CacheCache增强的错误检测和报告功能增强的错误检测和报告功能分支指令预测分支指令预测常用的指令固化常用的指令固化:指令指令 MOV INC DEC PUSH POP JMP MOV INC DEC PUSH POP JMP CALL ADD NOPCALL ADD NOP等固化等固化计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCO
48、MPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 PentiumPentium的结构特点（的结构特点（1 1）RISCRISC型型CPUCPU采用超标量微结构实现，有采用超标量微结构实现，有两条指令流水线两条指令流水线，即即UU流水线和流水线和VV流水线。流水线。U U和和V V流水线都执行整数指令，流水线都执行整数指令，但只有但只有U U流水线执行浮点指令。流水线执行浮点指令。每条流水线在一个时钟内执行一条常用的指令，所以每条流水线在一个时钟内执行一条常用的指令，所以PentiumPentium在在每个时
49、钟可以执行两条指令每个时钟可以执行两条指令，或在一个时钟内，或在一个时钟内执行一条浮点指令。执行一条浮点指令。PentiumPentium片上有片上有两个独立的超高速缓存两个独立的超高速缓存，即指令和数据超，即指令和数据超高速缓存。它们分别为高速缓存。它们分别为8KB8KB，是，是8048680486的两倍。的两倍。数据超高速缓存有两个端口，分别用于两条流水线数据超高速缓存有两个端口，分别用于两条流水线。它有。它有一个专用的一个专用的转换后援缓存器转换后援缓存器（TLBTLB），），用来把线性地址转用来把线性地址转换成数据超高速缓存用的物理地址换成数据超高速缓存用的物理地址。指令超高速缓存，转
50、移目标缓冲器和预取缓冲器负责将原指令超高速缓存，转移目标缓冲器和预取缓冲器负责将原始指令送入始指令送入PentiumPentium的执行部件。指令取自指令超高速缓的执行部件。指令取自指令超高速缓存或外部总线。存或外部总线。计算机科学与技术学院计算机科学与技术学院COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY吉林大学吉林大学 PentiumPentium的结构特点（的结构特点（2 2）转移地址由转移目标缓冲器予以记录转移地址由转移目标缓冲器予以记录。指令超高
