1、莫冰华侨大学电子工程系厦门市专用集成电路系统重点实验室 第四章第四章集成电路器件工艺集成电路器件工艺4.14.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺4.24.2 MESFET MESFET和和HEMTHEMT工艺工艺4.3 MOS4.3 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺4.4 BiCMOS4.4 BiCMOS工艺工艺第四章第四章集成电路器件工艺集成电路器件工艺图4.1 几种IC工艺速度功耗区位图4.14.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺4.24.2 MESFET MESFET和和HEMTHEMT工艺工艺4.3 MOS4.3
2、 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺4.4 BiCMOS4.4 BiCMOS工艺工艺4.1.14.1.1双极性硅工艺双极性硅工艺 l早期早期的双极性硅工艺：的双极性硅工艺：NPNNPN三极管三极管p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-Isolationpn-Isolation图4.2123l先进先进的双极性硅工艺：的双极性硅工艺：NPNNPN三极管三极管图4.21.425678lGaAsGaAs基基同质结同质结双极性晶体管并不具有令人双极性晶体管并不具有令人满意的性能满意的性能4.1.24.1.2HBTHBT工艺工艺LmLsw
3、ogRIV lIswIsw随渡越时间的减小而增大随渡越时间的减小而增大AlGaAs/GaAsAlGaAs/GaAs基基异质结异质结双极性晶体管双极性晶体管(a)(b)(a)(b)图图4.3 GaAs HBT4.3 GaAs HBT的剖面图的剖面图(a)(a)和能带结构和能带结构(b)(b)lGaAs GaAs 基基 HBTHBTlInP InP 基基 HBTHBTlSi/SiGeSi/SiGe的的HBTHBT4.24.2 MESFETMESFET和和HEMTHEMT工艺工艺 lGaAsGaAs工艺：工艺：MESFETMESFET图4.4 GaAs MESFET的基本器件结构n引言欧姆欧姆欧姆欧
4、姆肖特基肖特基金锗合金金锗合金MESFETMESFETl增强型和耗尽型增强型和耗尽型l减小栅长减小栅长l提高导电能力提高导电能力lGaAsGaAs工艺：工艺：HEMTHEMT图图4.5 4.5 简单简单HEMTHEMT的层结构的层结构n 栅长的减小栅长的减小大量的可高速迁移的电子大量的可高速迁移的电子lGaAsGaAs工艺：工艺：HEMTHEMT工艺的三明治结构工艺的三明治结构图图4.6 DPD-QW-HEMT4.6 DPD-QW-HEMT的层结构的层结构Main Parameters of the 0.3 mm Gate Length HEMTsMain Parameters of the
5、0.3 mm Gate Length HEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5 V-0.7 VIdsmax200 mA/mm(Vgs=0.8 V)180 mA/mm(Vgs=0 V)Gm500 mS/mm400 mS/mmRs0.6 Wmm0.6 Wmm f T45 GHz40 GHz表 4.2:0.3 m 栅长HEMT的典型参数值不同材料系统的研究不同材料系统的研究lGaAslInPlSiGe与与SiSi三极管相比，三极管相比，MESFETMESFET和和HEMTHEMT的缺点为的缺点为:l跨导相对低跨导相对低;l阈值电压较敏感于有源层的垂直尺寸形
6、状阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；和掺杂程度；l驱动电流小驱动电流小 l阈值电压变化大：由于跨导大，在整个晶阈值电压变化大：由于跨导大，在整个晶圆上，圆上，BJTBJT的阈值电压变化只有几毫伏，而的阈值电压变化只有几毫伏，而MESFETMESFET，HEMTHEMT由于跨导小，要高十倍多。由于跨导小，要高十倍多。4.3 MOS4.3 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺图图4.7 MOS4.7 MOS工艺的分类工艺的分类认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+线宽线宽
7、(Linewidth),(Linewidth),特征尺寸特征尺寸(Feature Size)(Feature Size)指什么？指什么？MOSMOS工艺的特征尺寸工艺的特征尺寸(Feature Size)(Feature Size)l特征尺寸特征尺寸:最小线宽最小线宽 最小栅长最小栅长图图 4.84.84.3.1 PMOS4.3.1 PMOS工艺工艺早期的铝栅工艺早期的铝栅工艺l19701970年前，标准的年前，标准的MOSMOS工艺是铝栅工艺是铝栅P P沟道。沟道。图 4.9铝栅铝栅PMOSPMOS工艺特点：工艺特点：l l 铝栅，栅长为铝栅，栅长为2020 m m。l l N N型衬底，型
8、衬底，p p沟道。沟道。l l 氧化层厚氧化层厚15001500。l l 电源电压为电源电压为-12V-12V。l l 速度低，最小门延迟约为速度低，最小门延迟约为8080 100ns100ns。l l 集成度低，只能制作寄存器等中规模集成集成度低，只能制作寄存器等中规模集成电路。电路。AlAl栅栅MOSMOS工艺缺点工艺缺点制造源、漏极与制造栅极采用两次掩膜步制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在彩色图象就很难看。在MOSMOS工艺
9、中，不对齐工艺中，不对齐的问题，不是图案难看的问题，也不仅仅的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。形成沟道，无法做好晶体管的问题。AlAl栅栅MOSMOS工艺的栅极位错问题工艺的栅极位错问题图图 4.104.10铝栅重叠设计铝栅重叠设计l栅极做得长，同S、D重叠一部分图 4.11铝栅重叠设计的缺点铝栅重叠设计的缺点l l C CGSGS、C CGDGD都增大了。都增大了。2 2加长了栅极，增大了管子尺寸，集成加长了栅极，增
10、大了管子尺寸，集成度降低。度降低。克服克服AlAl栅栅MOSMOS工艺缺点的根本方法工艺缺点的根本方法将两次将两次MASKMASK步骤合为一次。让步骤合为一次。让D D，S S和和G G三个三个区域一次成形。这种方法被称为区域一次成形。这种方法被称为自对准技自对准技术。术。自对准技术与标准硅工艺自对准技术与标准硅工艺19701970年，出现了硅栅工艺年，出现了硅栅工艺(采用了自对准技术）。采用了自对准技术）。多晶硅多晶硅PolysiliconPolysilicon，原是绝缘体原是绝缘体，经过重扩散，增加了载流，经过重扩散，增加了载流子，子，可以变为导体可以变为导体，用作电极和电极引线。，用作电
11、极和电极引线。在硅栅工艺中，在硅栅工艺中，S S，D D，G G是一次掩膜步骤形成的。先利用光阻是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出胶保护，刻出栅极，再以多晶硅为掩膜，刻出S S，D D区域。那区域。那时的多晶硅还是绝缘体，或非良导体。时的多晶硅还是绝缘体，或非良导体。经过经过扩散扩散，杂质不仅，杂质不仅进入硅中，形成了进入硅中，形成了S S和和D D，还进入多晶硅，使它成为导电的栅，还进入多晶硅，使它成为导电的栅极和栅极引线。极和栅极引线。标准硅栅标准硅栅PMOSPMOS工艺工艺图 4.12硅栅工艺的优点：硅栅工艺的优点：l l 自对准自对准的，它无需重叠
12、设计，减小了电容，的，它无需重叠设计，减小了电容，提高了速度。提高了速度。l l 无需重叠设计，减小了栅极尺寸，漏、源无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。提高了速度，增加了集成度。l增加了电路的可靠性。增加了电路的可靠性。4.3.24.3.2NMOSNMOS工艺工艺由于电子的迁移率由于电子的迁移率 e e大于空穴的迁移率大于空穴的迁移率 h h，即有即有 e e 2.52.5 h h,因而，因而，N N沟道沟道FETFET的速度将比的速度将比P P沟道沟道FETFET快快2.52.5倍。那么，
13、为什么倍。那么，为什么MOSMOS发展早发展早期不用期不用NMOSNMOS工艺做集成电路呢？问题是工艺做集成电路呢？问题是NMOSNMOS工艺遇到了难关。所以工艺遇到了难关。所以,直到直到19721972年突破了年突破了那些难关以后那些难关以后,MOS,MOS工艺才进入了工艺才进入了NMOSNMOS时代。时代。了解了解NMOSNMOS工艺的意义工艺的意义 目前目前CMOSCMOS工艺已在工艺已在VLSIVLSI设计中占有压倒一切的优势设计中占有压倒一切的优势.但了解但了解NMOSNMOS工艺仍具有几方面的意义工艺仍具有几方面的意义:lCMOSCMOS工艺是在工艺是在PMOSPMOS和和NMOS
14、NMOS工艺的基础上发展起来工艺的基础上发展起来的的.l从从NMOSNMOS工艺开始讨论对于学习工艺开始讨论对于学习CMOSCMOS工艺起到循序工艺起到循序渐进的作用渐进的作用.lNMOSNMOS电路技术和设计方法可以相当方便地移植到电路技术和设计方法可以相当方便地移植到CMOS VLSICMOS VLSI的设计的设计.lGaAsGaAs逻辑电路的形式和众多电路的设计方法与逻辑电路的形式和众多电路的设计方法与NMOSNMOS工艺基本相同工艺基本相同.增强型和耗尽性增强型和耗尽性MOSFETMOSFET (Enhancement mode and depletion mode MOSFET)FE
15、TFET（Field Effect TransisitorField Effect Transisitor）l按衬底材料区分有按衬底材料区分有Si,GaAs,InPSi,GaAs,InPl按场形成结构区分有按场形成结构区分有J/MOS/MESJ/MOS/MESl按载流子类型区分有按载流子类型区分有P/NP/Nl按沟道形成方式区分有按沟道形成方式区分有E/DE/DE-/D-NMOSE-/D-NMOS和和E-PMOSE-PMOS的电路符号的电路符号NMOSEnhancementPMOSEnhancementNMOSDepletionE-NMOSE-NMOS的结构示意图的结构示意图(增强型增强型V
16、VD D=0V,V=0V,Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-NMOS的结构示意图D-NMOSD-NMOS的结构示意图的结构示意图(耗尽型耗尽型 V VD D=0V,V=0V,Vgsgs=V=Vsbsb=0V)=0V)图4.14 D-NMOS的结构示意图E-PMOSE-PMOS的结构示意图的结构示意图 (增强型增强型 V VD D=0V,V=0V,Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-PMOS的结构示意图l工作原理：在栅极电压作用下，漏区和源工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压区之间形成导电沟道。这样，在漏极电压作用
17、下，源区电子沿导电沟道行进到漏区，作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电压，控制导电沟道的导电能力，使漏极电流发生变化。流发生变化。E-NMOSE-NMOS工作原理图工作原理图E-NMOSE-NMOS工作原理图工作原理图VgsVtVgsVt，Vds=0VVds=0VVgsVtVgsVt，VdsVgs-VtVdsVt，VdsVgs-Vt图图4.15 4.15 不同电压情况下不同电压情况下E-NMOSE-NMOS的沟道变化的沟道变化NMOSNMOS工艺流程工艺流程图图4.16 NMOS4.1
18、6 NMOS工艺的基本流程工艺的基本流程表表4.3 NMOS4.3 NMOS的掩膜和典型工艺流程的掩膜和典型工艺流程图图4.17 NMOS4.17 NMOS反相器电路图和芯片剖面示意图反相器电路图和芯片剖面示意图SDDS4.3.3 CMOS4.3.3 CMOS工艺工艺l进入进入8080年代以来，年代以来，CMOS ICCMOS IC以其近乎零的静态功耗以其近乎零的静态功耗而显示出优于而显示出优于NMOSNMOS，而更适于制造，而更适于制造VLSIVLSI电路，加电路，加上工艺技术的发展，致使上工艺技术的发展，致使CMOSCMOS技术成为当前技术成为当前VLSIVLSI电路中应用最广泛的技术。电
19、路中应用最广泛的技术。lCMOSCMOS工艺的标记特性工艺的标记特性 阱阱/金属层数金属层数/特征尺寸特征尺寸1 1 Poly-,PPoly-,P阱阱CMOSCMOS工艺流程工艺流程图图4.184.18典型典型1 1P P2M n2M n阱阱CMOSCMOS工艺主要步骤工艺主要步骤形 成 n阱 区确 定 nM O S和 pM O S有 源 区场 和 栅 氧 化（thinox）形 成 多 晶 硅 并 刻 蚀 成 图 案p+扩 散n+扩 散刻 蚀 接 触 孔沉 积 第 一 金 属 层 并 刻 蚀 成 图 案沉 积 第 二 金 属 层 并 刻 蚀 成 图 案形 成 钝 化 玻 璃 并 刻 蚀 焊 盘
20、图图4.18 P4.18 P阱阱CMOSCMOS芯片剖面示意图芯片剖面示意图图图4.19 N4.19 N阱阱CMOSCMOS芯片剖面示意图芯片剖面示意图图图4.20 4.20 双阱双阱CMOSCMOS工艺工艺（1）（2）（3）（4）P阱注入阱注入N阱注入阱注入衬底准备衬底准备光刻光刻P阱阱去光刻胶去光刻胶,生长生长SiO2（5）（6）（7）（8）生长生长Si3N4有源区有源区场区注入场区注入形成厚氧形成厚氧多晶硅淀积多晶硅淀积（9）（10）（11）（12）N+注入注入P+注入注入表面生长表面生长SiO2薄膜薄膜接触孔光刻接触孔光刻（13）淀积铝形成铝连线淀积铝形成铝连线lCMOSCMOS的主要
21、优点是集成密度高而功耗低，的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近工作频率随着工艺技术的改进已接近TTLTTL电电路，但驱动能力尚不如双极型器件，所以路，但驱动能力尚不如双极型器件，所以近来又出现了在近来又出现了在ICIC内部逻辑部分采用内部逻辑部分采用CMOSCMOS技术，而技术，而I/OI/O缓冲及驱动部分使用双极型技缓冲及驱动部分使用双极型技术的一种称为术的一种称为BiCMOSBiCMOS的工艺技术。的工艺技术。4.4 BiCMOS4.4 BiCMOS工艺工艺 BiCMOS工艺技术大致可以分为两类：分别是工艺技术大致可以分为两类：分别是以以CMOS工艺为基础工艺为
22、基础的的BiCMOS工艺和工艺和以双极工艺为基础以双极工艺为基础的的BiCMOS工艺。一般来说，以工艺。一般来说，以CMOS工艺为基础的工艺为基础的BiCMOS工艺对保证工艺对保证CMOS器件的性能比较有利，同样以器件的性能比较有利，同样以双极工艺为基础的双极工艺为基础的BiCMOS工艺对提高保证双极器件的性工艺对提高保证双极器件的性能有利。影响能有利。影响BiCMOS器件性能的主要部分是双极部分，器件性能的主要部分是双极部分，因此以双极工艺为基础的因此以双极工艺为基础的BiCMOS工艺用的较多。工艺用的较多。BiCMOSBiCMOS工艺下工艺下NPNNPN晶体管的俯视图晶体管的俯视图和剖面图
23、和剖面图A.A.以以P P阱阱CMOSCMOS工艺为基础工艺为基础的的BiCMOSBiCMOS工艺工艺 图图4.21 P4.21 P阱阱CMOS-NPNCMOS-NPN结构剖面图结构剖面图 缺点缺点:基区厚度太基区厚度太,使得电流增益变小使得电流增益变小B.B.以以N N阱阱CMOSCMOS工艺为基础工艺为基础的的BiCMOSBiCMOS工艺工艺 图图4.22 N4.22 N阱阱CMOS-NPNCMOS-NPN体硅衬底结构剖面图体硅衬底结构剖面图优缺点优缺点:基区厚度变薄基区厚度变薄,但是集电极串联电阻还是很大但是集电极串联电阻还是很大图图4.23 N4.23 N阱阱CMOS-NPNCMOS-
24、NPN外延外延衬底结构剖面图衬底结构剖面图 改进：改进：N N阱下设置阱下设置N+N+隐埋层隐埋层 ,并并P P型外延衬底型外延衬底,目的目的：减小集电极串联电阻，提高抗闩锁性能：减小集电极串联电阻，提高抗闩锁性能C.C.以双极性工艺为基础的以双极性工艺为基础的BiCMOSBiCMOS工艺工艺 图图4.24 4.24 P P阱阱BiCMOSBiCMOS横向横向纵向纵向外延外延埋层埋层高压高压大电大电流流 图图4.25 4.25 以双极工艺为基础的双埋层以双极工艺为基础的双埋层双阱双阱Bi-CMOSBi-CMOS工艺的器件结构剖面图工艺的器件结构剖面图掩埋层掩埋层掩埋层掩埋层改进:可提高CMOS器件的性能
