1、项目七抢答器的分析与制作 主编一、组合逻辑电路的特点 组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，结构上无反馈,即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态图7-1组合逻辑电路的分析步骤框图二、组合逻辑电路的分析(见图7-1)例7-1组合电路如图7-2所示，分析该电路的逻辑功能。图7-2例7-1 电路图解：1)由逻辑图逐级写出逻辑表达式。为了表达式书写方便，这里借助中间变量P。二、组合逻辑电路的分析(见图7-1)2)化简与变换。3)由表达式列出真值表，见表7-1。表7-1真值表4)分析逻辑功能。上例中输出变量只有一个，对于多输出变量的组合逻辑
2、电路，分析方法完全相同。知识链接二组合逻辑电路的设计 组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数。组合逻辑电路的设计步骤框图如图7-3所示。图7-3组合逻辑电路的设计步骤框图二、组合逻辑电路的分析(见图7-1)例7-2设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：1)根据设计要求建立该逻辑函数的真值表。设三人的意见为变量A、B、C，表决结果为函数L。对变量及函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑“1”，不同意为逻辑“0”;对于函数L，设事情通过为逻辑“1
3、”,没通过为逻辑“0”。列出真值表见表7 2。表7-2例7-2真值表二、组合逻辑电路的分析(见图7-1)2)由真值表写出逻辑表达式,即3)化简。L=AB+BC+AC4)画出逻辑图如图7-5所示。如果要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式,即 图7-4例7-2卡诺图二、组合逻辑电路的分析(见图7-1)图7-5例7-2逻辑图图7-6例7-2 用与非门实现的逻辑图二、组合逻辑电路的分析(见图7-1)例7-3设计一个电话机信号控制电路。电路有I0(火警)、I1(盗警)和I2(日常业务)三种输入信号，通过排队电路分别从L0、L1、L2 输出，在同一时间只能有一个信号通过。如果同时有
4、两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急顺序设计该信号控制电路。要求用集成门电路74LS00(每片含4 个2 输入端与非门)来实现。二、组合逻辑电路的分析(见图7-1)解：1)列真值表(见表7-3)：对于输入，设有信号为逻辑“1”,没信号为逻辑“0”。2)由真值表写出各输出的逻辑表达式,即3)根据要求，转换为与非表达式,即二、组合逻辑电路的分析(见图7-1)表7-3例7-3真值表4)画出逻辑图如图7-7所示，可用两片集成与非门74LS00来实现。可见，在实际设计逻辑电路时，有时并不是表达式最简单就能满足设计要求，还应考虑所使用的集成器件的种
5、类，将表达式转换为能用所要求的集成器件实现的形式，并尽量使所用的集成器件最少，即设计步骤框图中所说的“最合理表达式”。二、组合逻辑电路的分析(见图7-1)图7-7例7-3逻辑图一、基本概念与类型 所谓编码就是将具有特定含义的信息(如字母、数字、符号等)用二进制代码来表示的过程，实现编码功能的电路称为编码器。编码器的输入是被编信号，输出为二进制代码。按编码方式的不同，有普通编码器和优先编码器。按输出代码的种类不同有二进制编码器、二-十进制编码器等。用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有8个输入端3个输出端，所以常称为8线3线编码器，其真值表见表7-4，输入
6、为高电平有效。二、二进制编码器表7-4编码器真值表二、二进制编码器图7-83位二进制编码器由真值表写出各输出的逻辑表达式为三、优先编码器 优先编码器允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74148是一种常用的8线3线优先编码器。其真值表见表7-5，其中I0I7为编码输入端，低电平有效。A0A2为编码输出端，也为低电平有效，即反码输出。其他功能：1)EI为使能输入端，低电平有效。2)优先顺序为I7I0，即I7的优先级最高，然后是I6、I5、I0。3)GS为编码器的工作标志，低电平有效。4)EO为使能输出端
7、，高电平有效。表7-574148优先编码器真值表四、编码器的扩展图7-9串行扩展实现的16线4线优先编码器 集成编码器的输入、输出端的数目都是一定的，利用编码器的使能输入端EI、使能输出端EO和优先编码工作标志GS，可以扩展编码器的输入、输出端。图7-9所示为用两片74148优先编码器串行扩展实现的16线4线优先编码器。一、基本概念与类型 译码是编码的逆过程，即把编码的特定含义“翻译”出来。译码器是将代表特定信息的二进制代码翻译成对应的输出信号，以表示其原来含义的电路。译码器按其功能特点可以分为二进制译码器、二-十进制译码器和显示译码器等。假设译码器有n个输入信号和N个输出信号，如果N=2n，
8、就称为全译码器，常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。如果N2n，称为部分译码器，如二-十进制译码器(也称作4线10线译码器)等。二、二进制译码器1.2线4线译码器2线4线译码器的真值表见表7 6。表7-62线4线译码器真值表由表7-6可写出各输出函数表达式，即二、二进制译码器图7-102线4线译码器逻辑图2.74138集成译码器 74138是一种典型的二进制译码器，其逻辑图和引脚图如图7-11所示。它有3个输入端A2、A1、A0，8个输出端Y0Y7，所以常称为3线8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。其真值表见表7-7。二
9、、二进制译码器图7-1174138 集成译码器a)逻辑图b)引脚图二、二进制译码器表7-73线8 线译码器74138真值表三、译码器的应用1.译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。图7-12所示是将两片74138扩展为4线16 线译码器，其工作原理为：当E1 时，两个译码器都禁止工作，输出全1；当E0时，译码器工作。这时，如果A3=0，高位片禁止，低位片工作，输出Y0Y7 由输入二进制代码A2A1A0 决定.三、译码器的应用图7-12两片74138扩展为4线16线译码器三、译码器的应用2.实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，
10、便可实现任何组合逻辑函数。例7-4试用译码器和门电路实现逻辑函数L=AB+BC+AC解：(1)将逻辑函数转换成最小项表达式，再转换成与非与非形式。L=BC+AC+AB+ABC=m3+m5+m6+m7(2)该函数有三个变量，所以选用3线8线译码器74138。用一片74138加一个与非门就可实现逻辑函数L。三、译码器的应用3.构成数据分配器 数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。图7-13数据分配器示意图三、译码器的应用例7-5用译码器设计一个1线8线数据分配器(见图7-14)。解：设计数据分配器真值表见表7-8。其他步骤同例7-4。图7-14译码器构成的数据分配
11、器表7-8数据分配器真值表四、数字显示译码器表7-9七段显示译码器7448的逻辑功能表在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。在数字电路中，数字量都是以一定代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别信号的译码器称为数字显示译码器。按显示方式分，数字显示译码器有字型重叠式、点阵式、分段式等。按发光物质分，数字显示译码器有半导体显示器(又称发光二极管(LED)显示器)、荧光显示器、液晶显示器、气体放电管显示器等。表7-9所示为它的逻辑功能
12、表。ag为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为：四、数字显示译码器表7-9七段显示译码器7448的逻辑功能表四、数字显示译码器1)正常译码显示。2)灭零。3)试灯。4)特殊控制端BI/RBO。作输入端使用时，如果BI=0，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。一、电路构成图7-158路抢答器电路图 8路抢答器电路图如图7-15所示，它主要由开关及二极管构成的编码器、七段显示译码器CD4511、七段码显示器XS 和由VT、VD13、VD14等组成的锁存控制电路组成。二、工作原理1.抢答功能 抢答按钮SB1SB8中的任意一个被按下时，输出端d为低电平，或输出端g 为高电平。这两种状态中必有一个存在或都存在。此时，CD4511的第5 脚为高电平，CD4511接收编码信息锁存，使相应的输出端为高电平,并送给七段码显示器显示选手的编号，之后从BCD 码输入端送来的数据不再显示。这就实现了抢答功能。2.清零功能 当本轮抢答结束，需要进行下一轮的重新抢答时，则只需要按下复位按钮SB9（SB1SB8 不能按下），清除锁存器中的数据，使数字熄灭一下，然后恢复为“0”状态，CD4511 第5 脚为低电平。三、元器件清单
