1、 第七章第七章 8086CPU8086CPU与与PCPC7/26/20221 上世纪七十年代末上世纪七十年代末,IBM公司公司推出世界上第一台个人计算机推出世界上第一台个人计算机IBM PC 采用采用Intel公司的公司的8086 CPU芯片芯片 采用微软公司的采用微软公司的DOS操作系统操作系统7/26/20222 当前微型计算机市场上，大多数微型计算机的当前微型计算机市场上，大多数微型计算机的微处理器都是微处理器都是Intel 8086Intel 8086的家族成员，有的家族成员，有80868086、8018680186、8028680286、8038680386、8048680486、P
2、entium Pentium（8058680586）、）、Pentium 2Pentium 2、Pentium 3Pentium 3、Pentium 4Pentium 4，可把，可把80868086微处理器看成基础，以微处理器看成基础，以后所推出的都有改进，但保持与后所推出的都有改进，但保持与80868086兼容，即兼容，即都具有都具有80868086的基本逻辑结构。的基本逻辑结构。以以80868086微处理器组成的微机系统已少见了，但微处理器组成的微机系统已少见了，但从学习角度出发，仍可作为基本例机学习。从学习角度出发，仍可作为基本例机学习。7/26/20223 第一节第一节 8086 CP
3、U8086 CPU7/26/20224 一一.结构框图结构框图 80868086微处理器是微处理器是Intel Intel 公司于公司于19781978年推出年推出的一种高性能微处理器。集成了的一种高性能微处理器。集成了2900029000个晶体个晶体管，采用标准的管，采用标准的4040条引脚的双列直插封装，数条引脚的双列直插封装，数据线据线1616位，地址线位，地址线2020位，位，7 7种基本寻址方式，种基本寻址方式，9999条基本指令。时钟频率有三种：条基本指令。时钟频率有三种：5MH5MHZ Z（80868086）、）、5MH5MHZ Z（8086-18086-1）和）和10MH10M
4、HZ Z（8086-28086-2）。）。可处理内部软件中断和外部硬件中断，支持单可处理内部软件中断和外部硬件中断，支持单处理器、多处理器系统工作。处理器、多处理器系统工作。为了提高程序的执行速度，充分使用总线，为了提高程序的执行速度，充分使用总线，80868086微处理器被设计为两个独立的功能部件：微处理器被设计为两个独立的功能部件：执行部件和总线接口部件。执行部件和总线接口部件。7/26/20225 图图7-1 8086CPU的结构框的结构框图图7/26/20226总线接口部件总线接口部件BIU(Bus Interface Unit)BIUBIU是是8086CPU8086CPU与存储器和与
5、存储器和I/OI/O设备之间的接口部件，它设备之间的接口部件，它提供了提供了1616位双向数据总线、位双向数据总线、2020位地址总线和若干条控位地址总线和若干条控制总线。制总线。BIUBIU由段寄存器、指令指针寄存器由段寄存器、指令指针寄存器IPIP、2020位地址加法器、位地址加法器、指令队列缓冲器和总线控制电路等组成。指令队列缓冲器和总线控制电路等组成。具体任务：具体任务：BIUBIU从内存储器的指定区域中取出指令送到从内存储器的指定区域中取出指令送到指令队列中去排队；从相应的内存区域或指令队列中去排队；从相应的内存区域或I/OI/O端口中取端口中取出操作数，传送给出操作数，传送给EUE
6、U。如果指令执行的结果需要存入。如果指令执行的结果需要存入内存储器，也是由内存储器，也是由BIUBIU写入相应的内存区域。写入相应的内存区域。7/26/20227(1)(1)地址加法器和段地址地址加法器和段地址 1616位的段地址左移位的段地址左移4 4位，与位，与1616位的偏移地址相加，生位的偏移地址相加，生成成2020位的物理地址。位的物理地址。7/26/20228（2 2）指令指针寄存器指令指针寄存器IP(Instruction Pointer)IP(Instruction Pointer)用来控制用来控制CPUCPU的指令执行顺序，和的指令执行顺序，和CSCS一起可以确定当一起可以确
7、定当前所要取的指令在存储器中的物理地址。顺序执行程序前所要取的指令在存储器中的物理地址。顺序执行程序时，时，CPUCPU取一个指令字节，取一个指令字节，IPIP自动加自动加1 1，指向下一条要读，指向下一条要读取的字节。当取的字节。当IPIP单独改变时，发生段内转移；当单独改变时，发生段内转移；当CSCS和和IPIP同时改变时，发生段间的程序转移。同时改变时，发生段间的程序转移。（3 3）指令队列缓冲器（先进先出的栈）指令队列缓冲器（先进先出的栈）操作原则：操作原则：每当每当指令队列缓冲器中存满指令队列缓冲器中存满1 1条指令后，条指令后，EUEU就就 立刻开始执行。立刻开始执行。指令队列缓冲
8、器只要空出指令队列缓冲器只要空出2 2个指令字节时，个指令字节时，BIUBIU 便自动执行取指操作，直到填满为止。便自动执行取指操作，直到填满为止。7/26/20229 每当每当EUEU执行一条转移、调用或返回指令后，需执行一条转移、调用或返回指令后，需 清除清除指令队列缓冲器指令队列缓冲器，并要求，并要求BIUBIU从新的地址从新的地址 开始取指令。新取的第一条指令将直接经开始取指令。新取的第一条指令将直接经指令指令 队列缓冲器送到队列缓冲器送到EUEU去执行，随后取来的指令将去执行，随后取来的指令将 填入指令队列缓冲器填入指令队列缓冲器 （4 4）总线控制电路）总线控制电路概括：概括：BI
9、UBIU的作用是负责取指令的作用是负责取指令和存取操作数。和存取操作数。7/26/202210执行部件执行部件EUExecution Unit EUEU与外部系统没有直接相连。与外部系统没有直接相连。EUEU由由ALUALU、通用寄存器、数据暂存寄存器、标志寄存器、通用寄存器、数据暂存寄存器、标志寄存器和和EUEU控制电路等组成。控制电路等组成。具体任务：从具体任务：从BIUBIU的指令队列的指令队列缓冲器缓冲器中获得指令操作码，中获得指令操作码，通过译码电路分析，发出相应的控制命令，控制通过译码电路分析，发出相应的控制命令，控制ALUALU数数据总线中数据的流向。操作数经过暂存器送入据总线中
10、数据的流向。操作数经过暂存器送入ALUALU，运，运算结果经过算结果经过ALUALU数据总线送到相应的寄存器。标志寄存数据总线送到相应的寄存器。标志寄存器根据运算结果改变状态然后执行该指令，完成指令器根据运算结果改变状态然后执行该指令，完成指令所规定的操作（主要完成算术逻辑运算及计算指令要所规定的操作（主要完成算术逻辑运算及计算指令要求寻址的所在单元地址的求寻址的所在单元地址的1616位偏移地址，并送至位偏移地址，并送至BIUBIU）EUEU还对通用寄存器、标志寄存器和指令操作数进行管还对通用寄存器、标志寄存器和指令操作数进行管理。理。7/26/202211（1）算术逻辑运算单元）算术逻辑运算
11、单元ALU：16位的运算器位的运算器（2）标志寄存器：标志寄存器：1616位的寄存器位的寄存器（3 3）数据暂存寄存器）数据暂存寄存器（4 4）通用寄存器组）通用寄存器组（5 5）EUEU控制电路控制电路概括：概括：EUEU的作用是负责分析指的作用是负责分析指令和执行指令。令和执行指令。7/26/202212优优 点点 由于由于EUEU和和BIUBIU两部件互相独立，故两部件互相独立，故取指令和执行指令可同时进行。取指令和执行指令可同时进行。EUEU执执行的是行的是BIUBIU在前一时刻取出的指令，同在前一时刻取出的指令，同时时BIUBIU取出取出EUEU下一时刻要执行的指令。下一时刻要执行的
12、指令。所以提高了利用率和执行速度。所以提高了利用率和执行速度。7/26/2022137/26/202214二二.寄存器结构寄存器结构 1.通用寄存器通用寄存器 AX AX 累加器累加器 (Accumulator)(Accumulator)BX BX 基址寄存器基址寄存器 (Base Register)(Base Register)CX CX 计数寄存器计数寄存器 (Counter Register)(Counter Register)DX DX 数据寄存器数据寄存器 (Data Register)(Data Register)SP SP 堆栈指针寄存器堆栈指针寄存器 (Stack Pointe
13、r Register)(Stack Pointer Register)BP BP 基址指针寄存器基址指针寄存器 (Base Pointer Register)(Base Pointer Register)SI SI 源变址寄存器源变址寄存器 (Source Index Register)(Source Index Register)DI DI 目的变址寄存器目的变址寄存器 (Destination Index Register)(Destination Index Register)7/26/202215 AXAX、BXBX、CXCX、DXDX均为均为1616位，既能用来寄存操作数，也位，既能
14、用来寄存操作数，也可用于寄存中间运算的结果，可分为可用于寄存中间运算的结果，可分为2 2个独立的个独立的8 8位寄位寄存器。存器。1616位寄存器主要用于存放数据，也可用来存放地址。位寄存器主要用于存放数据，也可用来存放地址。8 8位寄存器只能用于存放数据。位寄存器只能用于存放数据。有了寄存器，可避免经常访问存储器，为编程提供方有了寄存器，可避免经常访问存储器，为编程提供方便，提高了便，提高了CPUCPU运算速度。运算速度。这些寄存器具有良好的通用性，使用灵活，称为通用这些寄存器具有良好的通用性，使用灵活，称为通用寄存器。实际上它们的结构是一样的，分工不同，有寄存器。实际上它们的结构是一样的，
15、分工不同，有些有专有用法。些有专有用法。AXAX常用作累加器，常用作累加器，BXBX用作基址寄存器，用作基址寄存器，CXCX用作计数寄存器，用作计数寄存器，DXDX用作数据寄存器。用作数据寄存器。7/26/2022162.2.地址寄存器：地址寄存器：1616位，用于存放地址的偏移量。位，用于存放地址的偏移量。堆栈指针寄存器堆栈指针寄存器SPSP：出入堆栈（：出入堆栈（PUSHPUSH和和POPPOP）用）用SPSP给给 出栈顶的偏移地址。出栈顶的偏移地址。基址指针寄存器基址指针寄存器BPBP：存放位于堆栈段中的一个数据区：存放位于堆栈段中的一个数据区 的基地址的偏移地址。的基地址的偏移地址。源
16、变址寄存器源变址寄存器SISI：在字符串操作指令中，源操作数的：在字符串操作指令中，源操作数的 偏移地址存放于偏移地址存放于SISI中。中。目的变址寄存器目的变址寄存器DIDI：在字符串操作指令中，目的操作：在字符串操作指令中，目的操作 数的偏移地址存放于数的偏移地址存放于DIDI中。中。7/26/2022173.3.段寄存器段寄存器 8086/80888086/8088存储器都是以字节（存储器都是以字节（8 8位）为单位组织的，位）为单位组织的，每个单元具有每个单元具有2020条地址线，存储器总共应有条地址线，存储器总共应有2 22020（1M1M）字节。必须要有字节。必须要有2020条地址
17、线才能区分条地址线才能区分1M1M内存。每个单内存。每个单元对应一个唯一的地址（元对应一个唯一的地址（00000H-FFFFFH00000H-FFFFFH）。）。2 22020=1048576=1048576。十六进制地址十六进制地址 二进制地址二进制地址 存储器存储器 00000H 0000 0000 0000 0000 0000B xxxxxxxx 00001H 0000 0000 0000 0000 0001B xxxxxxxx 00002H 0000 0000 0000 0000 0010B xxxxxxxx 00003H 0000 0000 0000 0000 0011B xxxxx
18、xxx .FFFFFH 1111 1111 1111 1111 1111B xxxxxxxx7/26/202218 CPUCPU内部的寄存器内部的寄存器BXBX、IPIP、SPSP、BPBP、SISI、DIDI及算逻单元及算逻单元ALUALU提供地址，但它们都是提供地址，但它们都是1616位的，只能提供位的，只能提供1616位地址，位地址，如何扩大为如何扩大为2020位地址呢？位地址呢？方法：地址分段。方法：地址分段。把把1M1M字节的存储器空间分成若干个段，每个段最多有字节的存储器空间分成若干个段，每个段最多有64K64K个单元，段内的地址是连续的。各段的起始地址必个单元，段内的地址是连续的
19、。各段的起始地址必须是能被须是能被1616整除的地址，即段的起始地址的低整除的地址，即段的起始地址的低4 4位二进位二进制码必须是制码必须是0 0。一个段的起始地址的高。一个段的起始地址的高1616位称为该段的位称为该段的段地址。段地址。1M1M字节的存储器空间最多可有字节的存储器空间最多可有64K64K个段地址。个段地址。任意相邻的两个段地址相距任意相邻的两个段地址相距1616个单元。段内一个单元个单元。段内一个单元的地址可用相对于段地址的偏移量来表示，如：的地址可用相对于段地址的偏移量来表示，如：0000H0000H：1234H,1234H,这个偏移量这个偏移量1234H1234H称为段内
20、偏移地址，又叫有称为段内偏移地址，又叫有效地址（效地址（EAEA）。）。7/26/202219CS CS（Code Segment)Code Segment)代码段寄存器，存放当前代码段寄存器，存放当前 程序代码段的段地址（段基址），控制程序程序代码段的段地址（段基址），控制程序 区。区。DS DS（Data Segment)Data Segment)数据段寄存器，存放当前数据段寄存器，存放当前 数据段的段地址，控制数据区。数据段的段地址，控制数据区。SS SS（Stack Segment)Stack Segment)堆栈段寄存器，存放当前堆栈段寄存器，存放当前 堆栈段的段地址，控制堆栈区。堆
21、栈段的段地址，控制堆栈区。ES ES（Extra Segment)Extra Segment)附加段寄存器，存放当前附加段寄存器，存放当前 附加段的段地址，控制数据区。附加段的段地址，控制数据区。7/26/202220 信息的分段存储信息的分段存储程序区：用来存放程序的指令代码。程序区：用来存放程序的指令代码。数据区：用来存放原始数据、中间结果、数据区：用来存放原始数据、中间结果、最后运算结果等。最后运算结果等。堆栈区：用来存放压入堆栈的数据和状态堆栈区：用来存放压入堆栈的数据和状态 信息。信息。7/26/202221三三.标志寄存器和指令指针标志寄存器和指令指针 指令指针指令指针IPIP（类
22、似于（类似于8 8位位CPUCPU中中的中中的PCPC）标志寄存器标志寄存器FLAGS FLAGS 用来存放用来存放8086CPU8086CPU在工作过程中在工作过程中的状态，它是一个的状态，它是一个1616位寄存器。用九位，表示九个特位寄存器。用九位，表示九个特征，征，其中六位反映前一次其中六位反映前一次ALUALU操作结果的状态标志，三位是操作结果的状态标志，三位是控制控制CPUCPU操作特征的控制标志。操作特征的控制标志。7/26/202222CF（Carry Flag)进位标志位进位标志位 加法时最高位（对字节操作时是加法时最高位（对字节操作时是D7位，对字操作时是位，对字操作时是D1
23、5位）产位）产生进位，减法时最高位产生借位，生进位，减法时最高位产生借位，则则CF=1;否则否则CF=0。7/26/202223PF（Parity Flag)奇偶标志位奇偶标志位 如果操作结果的低如果操作结果的低8 8位中含有偶位中含有偶数个数个1 1，则，则PF=1PF=1；否则，；否则，PF=0PF=0。7/26/202224AF（Auxiliary Carry Flag)辅助进位辅助进位标志标志 加法时加法时D D3 3位有进位，或减法时位有进位，或减法时D D3 3位有借位，则位有借位，则AF=1;AF=1;否则否则AF=0AF=0。这个标志位用于实现这个标志位用于实现BCDBCD码算
24、术码算术运算结果的调整。运算结果的调整。7/26/202225ZF(Zero Flag)ZF(Zero Flag)零标志零标志 如果运算结果各位都为零，如果运算结果各位都为零，则则ZF=1;ZF=1;否则，否则，ZF=0ZF=0。7/26/202226SF(Sign Flag)符号标志符号标志 SFSF总是和结果的最高位（字节操总是和结果的最高位（字节操作时是作时是D D7 7位，字操作时是位，字操作时是D D1515位）位）相同。因为在补码运算时最高位相同。因为在补码运算时最高位是符号位，所以运算结果为负时，是符号位，所以运算结果为负时，SF=1;SF=1;否则否则SF=0SF=0。7/26
25、/202227OF(Overflow Flag)溢出标志溢出标志 加法：次高位有进位，最高位无进位；加法：次高位有进位，最高位无进位；或次高位无进位，最高位有进位；则发或次高位无进位，最高位有进位；则发生溢出，生溢出，OF=1OF=1。否则无溢出，。否则无溢出，OF=0OF=0。减法：次高位有借位，最高位无借位；减法：次高位有借位，最高位无借位；或次高位无借位，最高位有借位；则发或次高位无借位，最高位有借位；则发生溢出，生溢出，OF=1OF=1。否则无溢出，。否则无溢出，OF=0OF=0。7/26/202228 例如，假定前一条指令执行加法：例如，假定前一条指令执行加法：0010 0011 0
26、100 0101 +）0101 0010 0001 1001 0111 0101 0101 1110 SF=0 与结果的最高位相同与结果的最高位相同 ZF=0 运算结果不为运算结果不为0 PF=0 结果的低八位中有奇数个结果的低八位中有奇数个1 AF=0 D3向向D4无进位无进位 CF=0 最高位无进位最高位无进位 OF=0 无溢出（最高位无进位，次高位无进无溢出（最高位无进位，次高位无进 位）位）7/26/202229 例如，假定前一条指令执行加法：例如，假定前一条指令执行加法：0101 0100 0011 1001 +）0100 0111 0110 1010 1001 1011 1010
27、0011 SF=1 与结果的最高位相同与结果的最高位相同 ZF=0 运算结果不为运算结果不为0 PF=1 结果的低八位中有偶数个结果的低八位中有偶数个1 AF=1 D3向向D4有进位有进位 CF=0 最高位无进位最高位无进位 OF=1 溢出（最高位无进位，次高位有进溢出（最高位无进位，次高位有进 位）位）7/26/202230 例如，假定前一条指令执行减法：例如，假定前一条指令执行减法：0101 0100 0011 1010 -）1111 1110 0000 0000 0101 0110 0011 1010 SF=0 与结果的最高位相同与结果的最高位相同 ZF=0 运算结果不为运算结果不为0
28、PF=1 结果的低八位中有偶数个结果的低八位中有偶数个1 AF=0 D3向向D4无借位无借位 CF=1 最高位有借位最高位有借位 OF=0 无溢出（最高位有借位，次高位有借无溢出（最高位有借位，次高位有借 位）位）7/26/202231DF(Direction Flag)方向标志方向标志 可用指令预置。字符串操作指令执行可用指令预置。字符串操作指令执行时受它的控制。当时受它的控制。当DF=0DF=0时，执行串操作时，执行串操作指令，变址寄存器地址自动递增；当指令，变址寄存器地址自动递增；当DF=1DF=1时，变址寄存器地址自动递减。即时，变址寄存器地址自动递减。即该标志位可控制地址朝增大的方向
29、或减该标志位可控制地址朝增大的方向或减小的方向改变小的方向改变。7/26/202232IF(Interrupt Enable Flag)中断允许标志中断允许标志 可用指令预置。可用指令预置。当当IF=1IF=1时，时，CPUCPU可响应可屏蔽中可响应可屏蔽中断请求；断请求；当当IF=0IF=0时，时，CPUCPU不响应可屏蔽中不响应可屏蔽中断请求。断请求。7/26/202233TF(Trap Flag)陷井标志陷井标志 若若TF=1TF=1，则，则CPUCPU处于单步执行指令工作处于单步执行指令工作方式。每执行一条指令就自动产生一次方式。每执行一条指令就自动产生一次类型类型1 1的内部中断。的
30、内部中断。IBM PCIBM PC系统中，用系系统中，用系统调试程序统调试程序DEBUGDEBUG时，时，T T命令就是利用这命令就是利用这种中断，服务子程序的功能是显示所有种中断，服务子程序的功能是显示所有寄存器的当前值和将要执行的下一条指寄存器的当前值和将要执行的下一条指令。令。7/26/202234四四.工作模式工作模式 1.1.最小工作模式：引脚最小工作模式：引脚MN/MXMN/MX接高电平。接高电平。当利用当利用80868086构成一个较小的系统时，即所连的存储器容构成一个较小的系统时，即所连的存储器容 量不大，片子不多，所要连的量不大，片子不多，所要连的I/OI/O端口也不多，这时
31、系统端口也不多，这时系统 中只有一个中只有一个80868086微处理器，所有总线控制信号均由微处理器，所有总线控制信号均由 8086CPU8086CPU直接产生，系统所需的外加其它总线控制逻部件直接产生，系统所需的外加其它总线控制逻部件 最少。最少。2.2.最大工作模式：引脚最大工作模式：引脚MN/MXMN/MX接低电平。接低电平。若构成系统较大，要求有较大的驱动能力，这时系统中若构成系统较大，要求有较大的驱动能力，这时系统中 包含两个或两个以上的微处理器。主处理器是包含两个或两个以上的微处理器。主处理器是80868086，协，协 处理器处理器80878087（用于数值运算，提高运算速度）或（
32、用于数值运算，提高运算速度）或80898089（用于输入（用于输入/输出操作，提高主处理器的效率），总线输出操作，提高主处理器的效率），总线控制器控制器82888288来提供控制信号。来提供控制信号。7/26/202235 最小工作模式下的系统总线结构图最小工作模式下的系统总线结构图7/26/202236三态输出的三态输出的8 8位数据锁存器位数据锁存器Intel 8282Intel 8282引脚图引脚图7/26/202237三态输出的三态输出的8 8位数据锁存器位数据锁存器Intel 8282Intel 8282内部逻辑图内部逻辑图7/26/202238 82828282有有8 8个数据输入
33、端和个数据输入端和8 8个数据输出端，控制信个数据输出端，控制信号有两个：选通信号号有两个：选通信号STBSTB和输出允许信号和输出允许信号OEOE。STBSTB为有效高电平时，允许加在数据线为有效高电平时，允许加在数据线DIDI0 0-DI-DI7 7上的上的数据通过锁存电路，在数据通过锁存电路，在STBSTB的下降沿数据锁存。的下降沿数据锁存。OEOE为有效低电平时，允许锁存器从为有效低电平时，允许锁存器从DODO0 0-DO-DO7 7上输上输出；出；OEOE为高电平时，锁存器输出为高阻抗状态。为高电平时，锁存器输出为高阻抗状态。需要锁存的数据包括需要锁存的数据包括2020位地址和位地址
34、和1 1位位BHEBHE信号，共信号，共需三片需三片82828282。有时需要将地址信号和有时需要将地址信号和/或数据信号极性反相。或数据信号极性反相。与与82828282相对应的反相型器件为相对应的反相型器件为82838283，82838283除了输除了输出与输入反相外，其余与出与输入反相外，其余与82828282相同。相同。74LS37374LS373八位锁存器器与八位锁存器器与82828282功能相同。功能相同。7/26/202239Intel 8286Intel 8286收发器引脚图收发器引脚图7/26/202240Intel 8286Intel 8286收发器内部逻辑图收发器内部逻辑
35、图7/26/202241 在小型系统中，在小型系统中，ADAD0 0-AD-AD1515可直接用作数据线。在多数可直接用作数据线。在多数情况下，一个系统有多个接口，那么在数据线上就需情况下，一个系统有多个接口，那么在数据线上就需要使用驱动器和收发器。这样，不仅可以简化对接口要使用驱动器和收发器。这样，不仅可以简化对接口的要求，而且可以提高数据线驱动能力和承受电容负的要求，而且可以提高数据线驱动能力和承受电容负载的能力，用载的能力，用Intel8286Intel8286收发器。收发器。82868286有有8 8路双向路双向缓冲电路，缓冲电路，A A7 7-A-A0 0用于输入，用于输入，B B7
36、 7-B-B0 0用于输出；用于输出；也可反过来，即也可反过来，即B B7 7-B-B0 0用于输入，用于输入，A A7 7-A-A0 0用于输用于输出。出。输出允许脚输出允许脚OEOE决定是否允许数据通过决定是否允许数据通过82868286。发送引脚发送引脚T T控制数据的流向。控制数据的流向。当当OEOE为高电平时，为高电平时，82868286在两个方向上都不能传在两个方向上都不能传送数据。送数据。当当OEOE为低电平且为低电平且T T为高电平时，为高电平时，A A7 7-A-A0 0为输入；为输入；而而OEOE为低电平且为低电平且T T为低电平时，为低电平时，B B7 7-B-B0 0为
37、输入。为输入。7/26/202242 1616条数据线需用条数据线需用2 2片片82868286收发器。收发器。ADAD0 0-AD-AD1515与与82868286的的A A端相连。端相连。2 2片片82868286的的的的OEOE引脚与引脚与80868086的数据允许信号的数据允许信号DENDEN相连，相连，发送引脚发送引脚T T与与80868086的数据收发信号的数据收发信号DT/RDT/R相连。相连。与与82868286的的B B端相连的端相连的1616条数据线条数据线D D0 0-D-D1515即为系统的数据总线。即为系统的数据总线。当当CPUCPU发送地址信息时，无论是读还是写，加
38、在发送地址信息时，无论是读还是写，加在OEOE端上的端上的DENDEN信号均为高电平，使信号均为高电平，使82868286呈高阻状态，阻止地址信息通过呈高阻状态，阻止地址信息通过82868286进入系统数据总线。只有当进入系统数据总线。只有当CPUCPU撤消地址信息之后，撤消地址信息之后，DENDEN信号才由高电平变为低电平，允许数据通过信号才由高电平变为低电平，允许数据通过82868286进行传送。进行传送。如果是读周期，加在如果是读周期，加在T T端的端的DT/RDT/R信号为低电平，信号为低电平，82868286进行反进行反向传送，把被访问的存储单元或向传送，把被访问的存储单元或I/OI
39、/O端口的数据信息经过端口的数据信息经过82868286传送给传送给CPUCPU；若是写周期，；若是写周期，DT/RDT/R信号为高电平，信号为高电平，82868286进进行正向传送，把行正向传送，把CPUCPU发出的数据信息经过发出的数据信息经过82868286传送给系统数传送给系统数据总线。据总线。与与82868286相对应的反相型器件为相对应的反相型器件为82878287。82878287除了输出与输入反相外，其余与除了输出与输入反相外，其余与82868286相同。相同。74LS24574LS245八位同相三态收发器与八位同相三态收发器与82868286功能相同。功能相同。7/26/20
40、2243五五.8086.8086微处理器的引脚信号微处理器的引脚信号7/26/202244 数据线：数据线：D D1515-D-D0 0 用来在用来在CPUCPU和内存储器（或和内存储器（或I/OI/O设备）之间设备）之间交换信息。双向信号，三态（高电平、低电平、高阻态）。交换信息。双向信号，三态（高电平、低电平、高阻态）。地址线：地址线：A A1919-A-A0 0 由由CPUCPU发出，用来确定发出，用来确定CPUCPU要访问的内存要访问的内存单元（或单元（或I/OI/O端口）的地址信号。输出信号，三态。端口）的地址信号。输出信号，三态。ADAD1515-AD-AD0 0：地址：地址/数据
41、分时复用的输入输出信号线。由于数据分时复用的输入输出信号线。由于80868086只有只有4040只脚，于是在只脚，于是在CPUCPU内部采用分时多路开关，将低内部采用分时多路开关，将低1616位地址信号和位地址信号和1616位数据信号综合后，通过位数据信号综合后，通过1616只脚输出或输入。只脚输出或输入。通常通常CPUCPU在读写存储器和外设时，先给出地址，然后再读写数在读写存储器和外设时，先给出地址，然后再读写数据，地址和数据在时序上是有先后的，据，地址和数据在时序上是有先后的，CPUCPU配上地址锁存器后，配上地址锁存器后，把地址信号锁存起来，用锁存器的输出去选通存储单元；在把地址信号锁
42、存起来，用锁存器的输出去选通存储单元；在下一个时序间隔中，这下一个时序间隔中，这1616个脚可作为数据线，进行输入或输出个脚可作为数据线，进行输入或输出操作。操作。最小模式的引脚信号最小模式的引脚信号7/26/202245地址地址/状态线信号状态线信号A A1919/S/S6 6-A-A1616/S/S3 3 A A1919/S/S6 6、A A1818/S/S5 5、A A1717/S/S4 4、A A1616/S/S3 3为分时复用的地址为分时复用的地址/状态线，输出、三态，在状态线，输出、三态，在8086CPU8086CPU执行指令的一个总线周执行指令的一个总线周期的期的T T1 1周期
43、，从这周期，从这4 4条线上送出地址的最高条线上送出地址的最高4 4位（位（A A1919-A A1616），在总线周期的其它时钟周期，送出），在总线周期的其它时钟周期，送出CPUCPU的状态信息的状态信息（S S6 6-S-S3 3），其中：），其中：S S6 6：始终为低电平，表示：始终为低电平，表示80868086当前与总线相连。当前与总线相连。S S5 5：反映标志寄存器中：反映标志寄存器中IFIF的当前状态。的当前状态。S S4 4 S S3 3 用以指示哪一个段寄存器正在被使用用以指示哪一个段寄存器正在被使用 0 0 0 0 附加段寄存器附加段寄存器 ESES 0 1 0 1 堆栈
44、段寄存器堆栈段寄存器 SSSS 1 0 1 0 代码段寄存器代码段寄存器 CSCS 1 1 1 1 数据段寄存器数据段寄存器 DSDS7/26/202246高高8 8位数据总线允许位数据总线允许/状态线状态线BHE/SBHE/S7 7 分时复用引脚，输出、三态，在总线周期的分时复用引脚，输出、三态，在总线周期的T T1 1状态，输出状态，输出BHEBHE；在总线周期的其它状态，输出；在总线周期的其它状态，输出S S7 7。S S7 7目前还无意义。目前还无意义。BHEBHE低电平有效，低电平有效，BHEBHE有效时表示使用高有效时表示使用高8 8位数位数据线据线ADAD1515-AD-AD8
45、8，否则使用低，否则使用低8 8位数据线位数据线ADAD7 7-AD-AD0 0。BHEBHE和地址总线的和地址总线的A A0 0状态组合使用以决定数据字是高字状态组合使用以决定数据字是高字节工作还是低字节工作。节工作还是低字节工作。7/26/202247控制总线控制总线 控制总线是传送控制信号的一组信号线，有的控制总线是传送控制信号的一组信号线，有的是输出线，用来传输是输出线，用来传输CPUCPU送到其它部件的控制送到其它部件的控制命令，有的是输入线，由外部向命令，有的是输入线，由外部向CPUCPU输入控制输入控制及请求信号。及请求信号。MN/MXMN/MX（第（第3333脚）工作方式控制线
46、，用来控制脚）工作方式控制线，用来控制80868086的工作方式。的工作方式。MN/MXMN/MX脚接脚接+5V+5V时，时，CPUCPU处于最小模式；处于最小模式；MN/MXMN/MX脚接地时，脚接地时，CPUCPU处于最大模式。处于最大模式。7/26/202248两种模式下公用的两种模式下公用的8只控制引脚只控制引脚 MN/MX（输入信号）：前述（输入信号）：前述 RD（输出信号，三态）：读控制信号，低电平有效。（输出信号，三态）：读控制信号，低电平有效。RD有效时，表明有效时，表明CPU正在执行从存储器或正在执行从存储器或I/O端口的端口的输入操作。输入操作。READY（输入信号）：准备
47、好信号，高电平有效。（输入信号）：准备好信号，高电平有效。CPU在在T3状态的开始检查此脚，若高电平，表示存储状态的开始检查此脚，若高电平，表示存储器或器或I/O端口已准备好，可以输入或取走数据；若端口已准备好，可以输入或取走数据；若READY为低电平，表示存储器或为低电平，表示存储器或I/O端口未准备好数端口未准备好数据，据，CPU在在T3周期之后，自动插入一个或几个等待周周期之后，自动插入一个或几个等待周期期TW，直到，直到READY脚变为高电平。这样可保证快速脚变为高电平。这样可保证快速的的CPU和慢速的存储器或和慢速的存储器或I/O端口之间数据的正常传送。端口之间数据的正常传送。7/2
48、6/202249 INTR（输入信号）：（输入信号）：Interrupt 可屏蔽中断请求输入可屏蔽中断请求输入信号，高电平有效。当信号，高电平有效。当INTR为高电平时，表示外部有为高电平时，表示外部有中断请求。中断请求。CPU在每条指令的最后一个时钟周期对在每条指令的最后一个时钟周期对INTR进行测试，以便决定现行指令执行完后是否响应进行测试，以便决定现行指令执行完后是否响应中断。此信号受中断。此信号受IF位控制，位控制，IF=1 响应中断；响应中断；IF=0 不不响应中断。响应中断。NMI（输入（输入信信号）：号）：Non-Maskable Interrupt 非屏蔽非屏蔽中断请求输入信号
49、，上升沿有效。当该引脚输入一个中断请求输入信号，上升沿有效。当该引脚输入一个由低变高的信号时，由低变高的信号时，CPU在执行完现行指令后，立即在执行完现行指令后，立即进行中断处理。不受进行中断处理。不受IF控制，不能用软件屏蔽。控制，不能用软件屏蔽。7/26/202250 TEST（输入信号）：测试信号，低电平有效。当（输入信号）：测试信号，低电平有效。当CPU执行执行WAIT指令的操作时，每隔指令的操作时，每隔5个时钟周期对个时钟周期对TEST输入端进行一次测试，若为高电平，输入端进行一次测试，若为高电平，CPU继续处于等继续处于等待状态，直到待状态，直到TEST出现低电平时，出现低电平时，
50、CPU才开始执行下才开始执行下一条指令。一条指令。RESET（输入信号）：系统复位信号，高电平有效，（输入信号）：系统复位信号，高电平有效，该信号至少要保持该信号至少要保持4个时钟周期的高电平。个时钟周期的高电平。RESET信信号有效时，号有效时，CPU清除清除IP、DS、ES、SS、标志寄存器和、标志寄存器和指令队列为指令队列为0000H，置，置CS为为0FFFFH。所以。所以8086复位复位之后重新启动时，从存储器的之后重新启动时，从存储器的FFFF0H地址开始读取地址开始读取和执行指令，一般在地址和执行指令，一般在地址FFFF0H处存放一条无条件处存放一条无条件转移指令，转移到系统程序的
