1、2022-7-212:542:54存储器概述存储器概述存储器：专用于存放大量二进制数码的器件存储器：专用于存放大量二进制数码的器件按材料分类按材料分类 1)1)磁介质类磁介质类软磁盘、硬盘、磁带、软磁盘、硬盘、磁带、2)2)光介质类光介质类CDCD、DVDDVD、MOMO、3)3)半导体介质类半导体介质类SDRAMSDRAM、EEPROMEEPROM、FLASH ROMFLASH ROM、按功能分类按功能分类随机存储随机存储(读写读写)存储器存储器 RAMRAM只读存储器只读存储器 ROMROM RAM:SDRAM,RAM:SDRAM,磁盘，磁盘，ROM:CD,DVD,FLASH ROM,EE
2、PROMROM:CD,DVD,FLASH ROM,EEPROM1.1.存储器一般概念存储器一般概念2:542:542.存储器分类：存储器分类：RAM(Random Access Memory)随机存取存储器随机存取存储器ROM(Read Only Memory)只读存储器只读存储器随机存取存储器：在运行状态可以随时进行读或写操作随机存取存储器：在运行状态可以随时进行读或写操作RAM信息易失：信息易失：芯片必须供电才能保持存储的数据芯片必须供电才能保持存储的数据SRAMDRAM只读存储器：通过特定方法写入数据，正常工作时只能读出只读存储器：通过特定方法写入数据，正常工作时只能读出ROM信息非易失
3、：信息一旦写入，即使断电也不会丢失信息非易失：信息一旦写入，即使断电也不会丢失ROM(工厂掩膜工厂掩膜)PROM(一次编程一次编程)存储器概述存储器概述PROM(多次编程多次编程)双极型双极型MOS型型存储器：专用于存放大量二进制数码的器件存储器：专用于存放大量二进制数码的器件2:542:543.存储器的主要性能指标：存储器的主要性能指标：容量：存储单元总数（容量：存储单元总数（bit）存取时间：表明存储器工作速度存取时间：表明存储器工作速度其它：材料、功耗、封装形式等等其它：材料、功耗、封装形式等等存储器概述存储器概述1Kbit=1024bit=21Kbit=1024bit=21010bit
4、bit128Mbit=134217728bit=2128Mbit=134217728bit=22727bitbit字长：一个芯片可以同时存取的比特数字长：一个芯片可以同时存取的比特数1 1位、位、4 4位、位、8 8位、位、1616位、位、3232位等等位等等标称：字数标称：字数位数位数 如如4K4K8 8位位=2=212128=28=21515单元（单元（bit）读操作和写操作时序图：存储器的工作时序关系读操作和写操作时序图：存储器的工作时序关系2:542:54随机存取存储器随机存取存储器 随机存取存储器（随机存取存储器（RAM），它能随时从任何一，它能随时从任何一个指定地址的存储单元中取出
5、（读出）信息，个指定地址的存储单元中取出（读出）信息，也可也可随时将信息存入（写入）任何一个指定的地址单元随时将信息存入（写入）任何一个指定的地址单元中。因此也称为读中。因此也称为读/写存储器。写存储器。优点：优点：读读/写方便写方便缺点：缺点：信息容易丢失，一旦断电，所存储器的信信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。息会随之消失，不利于数据的长期保存。2:542:54存储矩阵存储矩阵(2n字字m位位)片选与读写控制电路片选与读写控制电路CSR/W地址输入地址输入控制输入控制输入三组输入信号：三组输入信号：地址输入、控制输入和数据输入地址输入、控制输入和数据输
6、入一组输出信号：数据输出一组输出信号：数据输出大容量大容量RAM数据输入输出合为双向端口数据输入输出合为双向端口A0Ai地址译码器地址译码器.W021nW.m数据数据输入输入/输出输出I/Om主要由地址译码器、主要由地址译码器、存储体及读出电路等存储体及读出电路等三部分组成。三部分组成。2:542:54存储矩阵存储矩阵 地址译码器地址译码器数据数据输入输入/输出输出地址地址输入输入控制信号输入控制信号输入(CS、R/W)地址译码器地址译码器：对外部输入的地址码进行译码，：对外部输入的地址码进行译码，唯一地选择存储矩阵中的一个存储单元唯一地选择存储矩阵中的一个存储单元输入输入/输出控制电路输出控
7、制电路：对选中的存储单元进：对选中的存储单元进行读出或写入数据的操作行读出或写入数据的操作存储矩阵存储矩阵：存储器中各个：存储器中各个存储单元的有序排列存储单元的有序排列1.RAM的结构框图的结构框图片选与片选与读写控读写控制电路制电路2:542:541.存储矩阵：存储矩阵：由存储单元构成，一个存储单元存储一由存储单元构成，一个存储单元存储一位二进制数码位二进制数码“1”或或“0”。与。与ROM不同的是不同的是RAM存存储单元的数据不是预先固定的，而是取决于外部输入储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成。信息，其存储单元必须由具有记忆功能的电
8、路构成。2.地址译码器：地址译码器：也是也是N取一译码器。取一译码器。3.读读/写控制电路：写控制电路：当当R/W=1时，执行读操作，时，执行读操作，R/W=0时，执行写操作。时，执行写操作。4.片选控制：片选控制：当当CS=0时，选中该片时，选中该片RAM工作，工作，CS=1时该片时该片RAM不工作。不工作。静态静态MOS存储单元存储单元(SRAM)MOS六管存储单元六管存储单元 T1T4构成基本构成基本RS触发器触发器 T1T2构成构成MOS反相器反相器 T3T4构成构成MOS反相器反相器两个反相器输入与输出交叉连接，构两个反相器输入与输出交叉连接，构成基本成基本RS触发器，储存数据触发器
9、，储存数据。T5、T6本单元控制门本单元控制门 Xj=1，行地址选择线，行地址选择线Xi有效有效(选中选中)T5、T6开通，触发器的两个互补输开通，触发器的两个互补输出端与位线接通。出端与位线接通。Xj=0，行地址选择线，行地址选择线Xi无效无效 T5、T6关断，触发器的两个互补输关断，触发器的两个互补输出端与位线隔离。出端与位线隔离。存储存储单元单元VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线QQT7、T8列存储单元的公用控制门列存储单元的公用控制门 Yj=1，T7 T7、T8T8均导通，触发器的输出均导通，触发器的输出才与数据线接通，该单元才能通过
10、数据才与数据线接通，该单元才能通过数据线传送数据线传送数据。读出是无破坏性的，即，读操作不会使数据发生改变。读出是无破坏性的，即，读操作不会使数据发生改变。写入会改变原来存放的数据。即，不管原来存放的数据是什么，写操写入会改变原来存放的数据。即，不管原来存放的数据是什么，写操作后一定是新写入的数据。作后一定是新写入的数据。读取数据：读取数据：VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线D先将待写入的数据送到先将待写入的数据送到 D、端上，端上，再使再使X、Y有效，有效，T5T8开通，外来开通，外来数据强行使触发器置位或复位。数据强行使触发器置位或复位。
11、使使Xi、Yj有效，有效，T5T8开通，触发开通，触发器的两个互补输出端分别向器的两个互补输出端分别向 D、端传出数据；端传出数据；D写入数据：写入数据：11VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线片选：片选：1CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门被封锁，输出被封锁，输出0，0CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门输出由读写信号控制，允许输出由读写信号控制，允许读写操作。读写操作。片选与读写控制片选与读写控制&I/OCS/R WA3A2A1100三态门三态门A1、A2、A3均为高阻，均为高阻，存储单元与数据总线隔离，存
12、储单元与数据总线隔离，读写操作禁止。读写操作禁止。0VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线&I/OCS/R WA3A2A1读操作读操作/1R W0CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门输出由读写信号控制输出由读写信号控制读写控制读写控制三态门三态门A2、A3高阻高阻A1打开，数据输出到总线打开，数据输出到总线写操作写操作/0R W三态门三态门A1高阻，高阻，A2、A3开放，开放，数据经位线使存储单元置数。数据经位线使存储单元置数。01010102:542:54行地址译码器A0A1Ai存储矩阵列地址译码器读/写控制电路D0Ai 1An
13、 1CSR/WDm 1I/O0I/Om1SRAM的基本结构 2:542:54 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6 A7 8根列地根列地址选择线址选择线32根行地根行地址选择线址选择线1024个存储单元，排个存储单元，排成成3232的矩阵的矩阵7.1.1 RAM的结构的结构图中的每个地址译码选通时有四个存储单元同时输入输出；图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为存储器容量为256字字4位位1024bit2:542:54存储单元数量多，将存储单元排列
14、成矩阵形式（存储存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）阵列中各单元的选择称地址译码器阵列）阵列中各单元的选择称地址译码A0A1A2A3A4A5A6A7CS0CS1CS255地址译码器地址译码器存储器阵列存储器阵列01255A0A1A2A3CSX0CSX1CSX15行地址译码器行地址译码器列地址译码器列地址译码器A4A5A6A7CSY0CSY1CSY15011516173232241255单译码单译码行列（双）译码行列（双）译码地址译码方式地址译码方式2:542:54从从RAM的结构再看的结构再看RAM指标的意义：指标的意义：容量：指存储矩阵的大小，即阵列中所有存储单元的总数容量
15、：指存储矩阵的大小，即阵列中所有存储单元的总数字数字数2n：指地址单元的总数为：指地址单元的总数为2n，n为为RAM外部地址线的外部地址线的 根数根数字长：指每个地址单元中的数据位数；也即是每次寻址后字长：指每个地址单元中的数据位数；也即是每次寻址后 从存储器中读出（或写入）的数据位数从存储器中读出（或写入）的数据位数存储容量字数（存储容量字数（2n）字长（数据位数）字长（数据位数）2:542:541ROM的结构的结构图图10-1 ROM的结构的结构主要由地址译码主要由地址译码器、存储体及读器、存储体及读出电路等三部分出电路等三部分组成。组成。2:542:54 利用触发器保存数据利用触发器保存
16、数据 写入时在写入时在D D和和/D/D上加上反相信号，引起触发器的上加上反相信号，引起触发器的翻转即可翻转即可 数据读出非破坏性，一次写入，可以反复读出数据读出非破坏性，一次写入，可以反复读出 存储单元占用管元多，每比特面积大、功耗高存储单元占用管元多，每比特面积大、功耗高动态存储单元动态存储单元 利用栅级电容上的存储电荷保存数据利用栅级电容上的存储电荷保存数据 写入过程是给电容充电或放电的过程写入过程是给电容充电或放电的过程 破坏性读出破坏性读出 存储单元管元少、面积小、功耗低、利于海量存储存储单元管元少、面积小、功耗低、利于海量存储 需要刷新时序控制需要刷新时序控制存储单元特点比较：存储
17、单元特点比较：静态存储单元静态存储单元动态动态MOS存储单元存储单元(DRAM)CS、T：存储元件：存储元件：CS：数据存储在：数据存储在CS上。上。CS上上充满电荷时表示存储充满电荷时表示存储1，CS上上无电荷时表示存储无电荷时表示存储0。T：门控管，工作在开关状态。：门控管，工作在开关状态。CB：杂散分布电容，杂散分布电容，CS、CB的容量都很小。的容量都很小。选择线高电平时，选择线高电平时，MOSMOS管管T T导通，存储器被选中。导通，存储器被选中。CSCBT 选择线数据线存储单元DRAM工作原理工作原理（1）写数据：）写数据：待写数据位加在数据线上待写数据位加在数据线上 CB充放电充
18、放电 选择选择线加高电平使线加高电平使T导通导通 CS充放电充放电 撤消选择线上的高电平使撤消选择线上的高电平使T截止截止 CS上的电荷状态被保持。上的电荷状态被保持。（2）读数据：）读数据：使数据线置于中间电位使数据线置于中间电位 CB充放电充放电 使数据线处于高阻抗，选择线加高电平使使数据线处于高阻抗，选择线加高电平使T导通导通 CB和和CS上的电荷重新分配达到平衡。若上的电荷重新分配达到平衡。若 平衡后的电位高于中间电位，则原来存入的数据为平衡后的电位高于中间电位，则原来存入的数据为1；平衡后的电位低于中间电位，则原来存入的数据为平衡后的电位低于中间电位，则原来存入的数据为0。注意：注意
19、：读取数据时读取数据时C CS S上的电荷发生了改变，原来存入的数据被破坏上的电荷发生了改变，原来存入的数据被破坏 应立即将读得的数据重新写入。应立即将读得的数据重新写入。CSCBT 选择线数据线存储单元Di1Di02:542:54（3）刷新）刷新:刷新：由于漏电，应周期性地给刷新：由于漏电，应周期性地给Cs补充电荷，补充电荷，使存储的数据不丢失。使存储的数据不丢失。刷新操作：执行一次读操作，但并不使用读得刷新操作：执行一次读操作，但并不使用读得 的数据。的数据。存储单元为阵列排列时，以行为单位进行刷新，存储单元为阵列排列时，以行为单位进行刷新，周期约为几毫秒周期约为几毫秒2:542:54 存
20、储器：由大量的存储单元按阵列方式排列形成。存储器：由大量的存储单元按阵列方式排列形成。例：例：44 存储单元方阵构成的存储器，能存放存储单元方阵构成的存储器，能存放16个二进制数据位：个二进制数据位：A0A3：地址，对某一存储单元进行选择。其中：地址，对某一存储单元进行选择。其中：A1A0：由：由X选择译码电路译为选择译码电路译为4路输出，用作行选择；路输出，用作行选择；A3A2：由：由Y选择译码电路译为选择译码电路译为4路输出，用作列选择。路输出，用作列选择。只有行和列同时选中的存储单元才能通过只有行和列同时选中的存储单元才能通过D、端进行访问。端进行访问。DY选择译码X选择译码A0A1A2
21、A3DD0,00,0X0X1X2X3Y3Y2Y1Y0读写控制I/OCS/RW0,10,10,20,20,30,31,01,01,11,11,21,21,31,32,02,02,12,12,22,22,32,33,03,03,13,13,23,23,33,32:542:54存储器的扩展存储器的扩展 当用一片当用一片ROM/RAM芯片不能满足存储容量的需芯片不能满足存储容量的需要时，可以将若干片要时，可以将若干片ROM/RAM组合到一起，接组合到一起，接成一个存储容量更大的成一个存储容量更大的ROM/RAM，称为存储器，称为存储器的扩展的扩展存储芯片配置的数量存储芯片配置的数量l采用多片采用多片R
22、OM/RAM经扩展后组成容量更大的经扩展后组成容量更大的ROM/RAM存储以满足系统的需要。存储以满足系统的需要。l芯片数量的选择由系统要求的容量（芯片数量的选择由系统要求的容量（MN）和）和单片容量（单片容量（mn）来决定）来决定2:542:54已知系统要求的内存容量为已知系统要求的内存容量为M（字数）（字数）N（字长或位数），现有单片（字长或位数），现有单片ROM/RAM的容的容量为量为m（字数）（字数）n（字长或位数）。所需单片（字长或位数）。所需单片ROM/RAM的数量计算原则如下。的数量计算原则如下。计算原则：计算原则：Mm，N n根据字数计算所需单片数：根据字数计算所需单片数：M/
23、m（取整数）（取整数）根据字长或位数计算所需单片数：根据字长或位数计算所需单片数：N/n（取（取整数）整数）总片数：总片数：S=(M/m)(N/n)2:542:54扩展方式扩展方式l若单片若单片ROM/RAM的字数满足系统内存总的字数满足系统内存总的字数要求，而每个字的字长或位数不够的字数要求，而每个字的字长或位数不够用时，则采用位扩展方式用时，则采用位扩展方式l位扩展后的存储器字数没改变而位数增加，位扩展后的存储器字数没改变而位数增加，存储器容量相应增加存储器容量相应增加 1位扩展方式 1位扩展方式位扩展方式2字扩展方式字扩展方式3字位扩展方式字位扩展方式2:542:54RAM容量的位容量的
24、位(字长字长)扩展扩展D0 D1 D2 D3CSD12 D13 D14 D15A11A0R/WR/WCSA0A114K4位位I/O0 I/O1 I/O2 I/O3R/WCSA0A114K4位位I/O0 I/O1 I/O2 I/O3 位数扩展利用芯片的并联方式实现位数扩展利用芯片的并联方式实现2:542:54用用1K1位的位的RAM扩展成扩展成1K8位的存储器。位的存储器。I/O10241RAMA0A1A9R/W CSI/O1I/O10241RAMA0A1A9R/W CSI/O2I/O10241RAMA0A1A9R/W CSI/O7A0A1A9R/WCS用用8片片1K1位芯片经位扩展后组成的位芯
25、片经位扩展后组成的1K8位存储器位存储器 2:542:542字扩展方式字扩展方式若每一片若每一片ROM/RAM的数据位数够，而字数不能的数据位数够，而字数不能满足系统内存总的字数要求，则采用字扩展方式满足系统内存总的字数要求，则采用字扩展方式,将多片存储器（将多片存储器（RAM或或ROM）芯片接成一个字数）芯片接成一个字数更多的存储器更多的存储器。字扩展后的存储器数据位数或字长没有变，而字字扩展后的存储器数据位数或字长没有变，而字数增加，存储器容量相应增加数增加，存储器容量相应增加字数的扩展可以利用外加译码器控制芯片的片选字数的扩展可以利用外加译码器控制芯片的片选（CS）输入端来实现。）输入端
26、来实现。2:542:54RAM容量的字扩展容量的字扩展2.字数的扩展（地址的扩展）字数的扩展（地址的扩展）利用外加译码器控制存储利用外加译码器控制存储器芯片的片选输入端器芯片的片选输入端 A12 A0 CS WR/D7 D0 8K 8 位位 8K 8 位位 8K 8 位位 8K 8 位位 D7 D0 A12 A0 A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 WR/A12 A0 CS WR/D7 D0 A12 A0 CS WR/D7 D0 A12 A0 CS WR/D7 D0(I)(II)(III)(IV)芯芯片片741
27、39有有效输出端效输出端A14A13 IY00 0 IIY10 1IIIY21 0IVY31 1低位地址并联入各芯片，低位地址并联入各芯片，高位地址经译码作为各高位地址经译码作为各芯片的片选信号，数据芯片的片选信号，数据端并接端并接2:542:54用用2568位位RAM扩展成扩展成10248位位RAM 2568RAMA0A1A7R/W CSA0I/O0I/O7(1)A1A72568RAMA0A1A7R/W CSI/O0I/O7(2)2568RAMA0A1A7R/W CSI/O0I/O7(3)2568RAMA0A1A7R/W CSI/O0I/O7(4)R/WY0Y1Y2Y3A0A1A8A92-4
28、译码器I/O0I/O7 用用4片片2568位位RAM经字扩展后组成的经字扩展后组成的1K8位存储器位存储器 2:542:54图示是用字扩展方式将图示是用字扩展方式将4片片2568位的位的RAM扩展为扩展为10248位位RAM的系统框图。的系统框图。图中，译码器的输入是系统的高位地址图中，译码器的输入是系统的高位地址A9、A8，其输，其输出是各片出是各片RAM的片选信号。的片选信号。若若A9A8=01，则，则RAM（2）片的）片的/CS=0，其余各片，其余各片RAM的的/CS均为均为1，故选中第二片。第二片的信息可以，故选中第二片。第二片的信息可以读出，送到位线上。读出，送到位线上。读出的内容则
29、由低位地址读出的内容则由低位地址 A7A0决定。显然，决定。显然，4片片RAM轮流工作，任何时候，只有一片轮流工作，任何时候，只有一片RAM处于工作状态，处于工作状态，整个系统字数扩大了整个系统字数扩大了4倍，而字长仍为倍，而字长仍为8位。位。2:542:543字位扩展方式l当单片当单片ROM/RAM的字数和位数都不够时，的字数和位数都不够时，就要采用字位扩展方式就要采用字位扩展方式l 2:542:54用用1K4位位RAM扩展成一个扩展成一个4K8位存储器位存储器 用用8片片1K4位位RAM芯片，经字位扩展构成的存储器芯片，经字位扩展构成的存储器 2:542:54A0A1W0W1An 2An
30、1地址译码W2 2W2 1nn存储矩阵NM缓冲级F1F2Fn地址输入N字字M位位ROM结构结构 ROM结构结构地址译码器A0A1输出缓冲级三态控制D3D2D1D0RRRRW0W1W2W3二极管二极管ROM结构图结构图A1A0D3D2D1D0001100011001101010111101ROM的数据表的数据表 2:542:54将将ROM输入地址输入地址A1A0视为输入变量，而将视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑变量，则视为一组输出逻辑变量，则D3、D2、D1、D0就是就是A1、A0的一组逻辑函数。的一组逻辑函数。310101020113001012321001110101
31、3mmAAAADmAADmmAAAADmmmmAAAAAAAADROM在组合逻辑设计中的应用在组合逻辑设计中的应用2:542:54ROM的与或阵列图(a)框图；(b)符号矩阵 与阵列与阵列A0A1或阵列或阵列F0F1F2F3m0m1m2m3m0m1m2m3F0F1F2F3A0A1A0A1A0A1(a)(b)2:542:54 用用ROM实现逻辑函数一般按以下步骤进行：实现逻辑函数一般按以下步骤进行：(1)根据逻辑函数的输入、输出变量数，确定根据逻辑函数的输入、输出变量数，确定ROM容量，选择合适的容量，选择合适的ROM。(2)写出逻辑函数的最小项表达式，画出写出逻辑函数的最小项表达式，画出ROM
32、阵列图。阵列图。(3)根据阵列图对根据阵列图对ROM进行编程。进行编程。2:542:54例例 用用ROM实现四位二进制码到格雷码的转换。实现四位二进制码到格雷码的转换。解解 (1)输入是四位二进制码输入是四位二进制码B3B0，输出是四位，输出是四位格雷码，故选用容量为格雷码，故选用容量为244的的ROM。(2)列出四位二进制码转换为格雷码的真值表，列出四位二进制码转换为格雷码的真值表，如表如表 9-2 所示。由表可写出下列所示。由表可写出下列最小项表达式：最小项表达式：)15,14,13,12,11,10,9,8(3G)11,10,9,8,7,6,5,4(2G)13,12,11,10,5,4,
33、3,2(1G)14,13,10,9,6,5,2,1(0G2:542:54四位二进制码转换为四位二进制码转换为格雷码的真值表格雷码的真值表 2:542:54m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15G0G1G2G3B0B1B2B3四位二进制码转换为四位格雷码阵列图 2:542:543.可擦除的可编程可擦除的可编程ROM(EPROM)GfGcSDSiO2NNPGcDSGfSIMOS管的结构和符号(1)EPROM的存储单元采用浮栅雪崩注入MOS管 2:542:541ROM的结构的结构图图10-1 ROM的结构的结构主要由地址译码主要由地址译码器、存储体及读器、存储体
34、及读出电路等三部分出电路等三部分组成。组成。2:542:54 地址译码器地址译码器的作用是将输入的地址译码成相应的控制的作用是将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。并把其中的数据送到读出电路。存储矩阵中字线和位线交叉处能存储一位二进制信息的电存储矩阵中字线和位线交叉处能存储一位二进制信息的电路叫做一个路叫做一个存储元存储元。而一个字线所对应的。而一个字线所对应的m个存储元的总体叫个存储元的总体叫作一个存储单元。作一个存储单元。ROM中的存储元不用触发器而用一个半导体中的存储
35、元不用触发器而用一个半导体二极管或三极管，但更多的是由二极管或三极管，但更多的是由MOS场效应管组成。这种存储场效应管组成。这种存储元虽然写入不方便，但电路结构简单，有利于提高集成度。元虽然写入不方便，但电路结构简单，有利于提高集成度。2:542:54 读出电路读出电路的作用有两个：一是提高存储器的带负载能力；的作用有两个：一是提高存储器的带负载能力；二是实现对输出状态的三态控制，以便于系统的总线联结。二是实现对输出状态的三态控制，以便于系统的总线联结。通常用位（通常用位（bit）和字节（）和字节（Byte）作为存储器的存储单位。）作为存储器的存储单位。位用来表示一个二进制信息的位用来表示一个
36、二进制信息的0和和1，是最小的存储单，是最小的存储单位。在微型计算机中信息大多是以字节形式存放的。一个位。在微型计算机中信息大多是以字节形式存放的。一个字节由字节由8个信息位组成，字是计算机进行数据处理时，一次个信息位组成，字是计算机进行数据处理时，一次存取、加工和传递的一组二进制位，它的长度是字长。字存取、加工和传递的一组二进制位，它的长度是字长。字长是衡量计算机性能的一个重要指标长是衡量计算机性能的一个重要指标 2:542:546ROM在组合逻辑设计中的应用在组合逻辑设计中的应用 用用ROM实现组合逻辑的基本原理可从实现组合逻辑的基本原理可从存储器存储器和与或和与或逻辑逻辑网络网络两个角度
37、来理解。两个角度来理解。用用ROM实现组合逻辑函数时，具体的做法就是将逻辑函实现组合逻辑函数时，具体的做法就是将逻辑函数的输入变量作为数的输入变量作为ROM的地址输入，将每组输出对应的函数的地址输入，将每组输出对应的函数值作为数据写入相应的存储单元中即可，这样按地址读出的数值作为数据写入相应的存储单元中即可，这样按地址读出的数据便是相应的函数值。据便是相应的函数值。2:542:54从与或逻辑网络的角度看，从与或逻辑网络的角度看，ROM中的地址译码器形成了输入中的地址译码器形成了输入变量的所有最小项，即实现了逻辑变量的与运算。变量的所有最小项，即实现了逻辑变量的与运算。ROM中的中的存储矩阵实现
38、了最小项的或运算，即形成了各个逻辑函数。存储矩阵实现了最小项的或运算，即形成了各个逻辑函数。图图10-4 ROM的与或阵列图的与或阵列图（a）框图；（）框图；（b）符号矩阵）符号矩阵2:542:54 如图如图10-4所示，其中图所示，其中图10-4（a）为）为ROM的框图，图的框图，图10-4（b）为）为ROM的符号矩阵图。在图的符号矩阵图。在图10-4（b）中，与阵列中的）中，与阵列中的小圆点表示各逻辑变量之间的与运算，或阵列中的小圆点表小圆点表示各逻辑变量之间的与运算，或阵列中的小圆点表示个最小项之间的或运算。示个最小项之间的或运算。由图由图10-4可知，用可知，用ROM实现逻辑函数时，需
39、列出它的真值实现逻辑函数时，需列出它的真值表或最小项表达式，然后画出表或最小项表达式，然后画出ROM的符号矩阵图。工厂根据用的符号矩阵图。工厂根据用户提供的符号矩阵图，便可生产出所需的户提供的符号矩阵图，便可生产出所需的ROM。利用。利用ROM不不仅可实现逻辑函数（特别是多输出函数），而且可以用作序列仅可实现逻辑函数（特别是多输出函数），而且可以用作序列信号发生器字符发生器以及存放各种数学函数表（如快速乘法信号发生器字符发生器以及存放各种数学函数表（如快速乘法表、指数表、对数表及三角函数表等）。表、指数表、对数表及三角函数表等）。2:542:54 用用ROM实现逻辑函数一般按以下步骤进行：实现
40、逻辑函数一般按以下步骤进行：（1）根据逻辑函数的输入、输出变量数，确定）根据逻辑函数的输入、输出变量数，确定ROM容量，容量，选择合适的选择合适的ROM。（2）写出逻辑函数的最小项表达式，画出）写出逻辑函数的最小项表达式，画出ROM阵列图。阵列图。（3）根据阵列图对）根据阵列图对ROM进行编程。进行编程。【例【例10-1】用】用ROM实现四位二进制码到格雷码的转换。实现四位二进制码到格雷码的转换。2:542:54解：解：（1）输入是四位二进制码，输出是四位格雷码，故选用）输入是四位二进制码，输出是四位格雷码，故选用容量为的容量为的ROM。（2）列出四位二进制码转换位格雷码的真值表，如表）列出四
41、位二进制码转换位格雷码的真值表，如表10-2 所所示。由可写出下列最小项表达式为示。由可写出下列最小项表达式为 3210(8,9,10,11,12,13,14,15)(4,5,6,7,8,9,10,11)(2,3,4,5,10,11,12,13)(1,2,5,6,9,10,13,14)GGGG 2:542:54二进制数（存储地址）二进制数（存储地址）B3B2B1B0格雷码（存放数据）格雷码（存放数据）G3G2G1G0000000010010001101000101011001111000100110101011110011011110111100000001001100100110011101
42、01010011001101111111101010101110011000表表10-2 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位格雷码阵列图 2:542:54（3）可画出四位二进制码）可画出四位二进制码格雷码转换器的格雷码转换器的ROM符号矩阵，符号矩阵，如图如图10-5所示。所示。图图10-5 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位格雷码阵列图2:542:5410.2.1 PLD的电路表示法的电路表示法PLD器件的连接表示法如图器件的连接表示法如图：图图10-10 PLD的连接表示法：的连接表示法：2:542:54 PLD器件图中与门的画法与传统画法不同，
43、例如器件图中与门的画法与传统画法不同，例如3个输入个输入端的与门画法表示在图端的与门画法表示在图10-11中。中。图图10-11 与门画法与门画法2:542:54 因为因为PLD器件中的与门输入端很多，一般一个与门往往要有器件中的与门输入端很多，一般一个与门往往要有几十个输入，传统画法已不适应，而几十个输入，传统画法已不适应，而PLD表示法更适合于表示法更适合于“阵列阵列图图”。PLD器件图一般将可编程的部分画成器件图一般将可编程的部分画成“阵列图阵列图”的形式。输的形式。输入线在阵列图中往往画成列线（竖线），与门的输入线往往画成入线在阵列图中往往画成列线（竖线），与门的输入线往往画成行线（横
44、线）。图行线（横线）。图10-12所示为所示为3端输入的端输入的“与与”阵列图。阵列图。图图10-12 阵列图阵列图 2:542:54 按存储器功能的不同，按存储器功能的不同，ROM分为掩膜分为掩膜ROM（简称（简称Mask ROM或或ROM）、可编程）、可编程ROM（简称（简称PROM）、光可擦除可编程）、光可擦除可编程ROM（简称（简称EPROM）、电可擦除可编程）、电可擦除可编程ROM（简称（简称EEPROM）和快闪存储器五种。和快闪存储器五种。8.2.1 掩膜只读存储器ROM 掩膜掩膜ROMROM又称内容固定的又称内容固定的ROMROM，其存储的内容是固定不变的，其存储的内容是固定不变
45、的，厂方根据用户提供的程序设计光刻掩膜板，在制作芯片时一次成厂方根据用户提供的程序设计光刻掩膜板，在制作芯片时一次成型，使用时无法再更改。型，使用时无法再更改。ROMROM的电路结构主要由地址译码器、存储矩阵和输出缓冲器的电路结构主要由地址译码器、存储矩阵和输出缓冲器三部分组成。其结构框图如图三部分组成。其结构框图如图8.2.18.2.1所示。所示。2:542:54存储矩阵地 址 译 码 器输 出 缓 冲 器地址输入数据输出图8.2.1 ROM的结构框图0单元1单元2单元2n-1单元 地址译码器：地址译码器负责把输入的n位二进制地址代码翻译成2个相应的控制信号，从而选中存储矩阵中相应的存储单元
46、，以便将该单元的m位数据传送给输出缓冲器。存储矩阵：存储矩阵由2n个存储单元组成。每一个存储单元都有一个确定地址。每个存储单元由若干基本存储电路组成（一般为2的整数倍）。基本存储电路可以由二极管、三极管或MOS管构成。每个存储电路只能存储一位二进制代码“0”或“1”。输出缓冲器：输出缓冲器由三态门组成，其作用一是可以提高存储器的带负载能力，二是可以实现对输出状态的三态控制，以便与系统的数据总线连接。2:542:54 图图8.2.2（a）是一个存储容量为）是一个存储容量为44位（位（4个存储单元，每个存储单个存储单元，每个存储单元元4位）的只读存储器结构图。地址译码器由位）的只读存储器结构图。地
47、址译码器由2线线-4线译码器构成，存储线译码器构成，存储矩阵都采用了二极管结构。矩阵都采用了二极管结构。A1A0为输入的地址码，可产生为输入的地址码，可产生W0W3 4组组不同的地址，从而选中所对应的存储单元。不同的地址，从而选中所对应的存储单元。W0W3称为字线。存储矩称为字线。存储矩阵由二极管或门组成，其输出数据为阵由二极管或门组成，其输出数据为D3D0。当字线。当字线W0W3 其中之一其中之一被选中时，在位线被选中时，在位线b3b0上便输出一组上便输出一组4位二进制代码位二进制代码D3D0。输出缓冲器为三态输出电路。当输出缓冲器为三态输出电路。当EN=0时，允许数据从时，允许数据从b3、
48、b2、b1、b0各条位线上输出；当各条位线上输出；当 EN=1时，输出端为高阻状态。时，输出端为高阻状态。分析图分析图8.2.2不难看出，当地址码不难看出，当地址码A1A0=00时，地址译码器中与时，地址译码器中与W0相相连的二极管同时截至，字线连的二极管同时截至，字线W0被选中，被选中，W0变为高电位，其余字线均为变为高电位，其余字线均为低电位（称低电位（称W0被选中）。被选中）。W0与位线与位线b2、b1相连的二极管导通，位线相连的二极管导通，位线b2、b1也变为高电位，此时，位线上输出数据也变为高电位，此时，位线上输出数据D3D2D1D0=0110；同理，当；同理，当A1A0=01、10
49、、11时，输出数据分别为时，输出数据分别为1101、0001、1110。2:542:54图8.2.2 二极管ROM结构图&VCCA1A0ENW0W1W2W3地址译码器D3D2D1D0D3D2D1D0W3W2W1W0b3b2b1b0(a)存储矩阵逻辑图(b)存储矩阵阵列图 b3b2b1b0存储矩阵输出缓冲器2:542:54可编程只读存储器可编程只读存储器PROMPROM PROM PROM（Programmable Read-Only MemoryProgrammable Read-Only Memory）是一种一次性可编程）是一种一次性可编程只读存储器，可由用户自己将编写的程序写入存储器，即一
50、次性只读存储器，可由用户自己将编写的程序写入存储器，即一次性写入信息。信息写入后只能读出，不能修改。写入信息。信息写入后只能读出，不能修改。PROMPROM常采用二极管或三极管做基本存储电路，熔丝状态决定单元常采用二极管或三极管做基本存储电路，熔丝状态决定单元内容。内容。二极管、三极管二极管、三极管PROMPROM单元，熔丝完好内容为单元，熔丝完好内容为1 1，烧断为，烧断为0 0 MOS MOS管管PROMPROM单元，熔丝完好内容为单元，熔丝完好内容为0 0，烧断为，烧断为1 1。位线位线字线字线位线位线字线字线Vcc位线位线字线字线 PROMPROM在出厂时，三极管阵列的熔丝均为完好状态
