1、(Programmable Logic Device)一、一、PLD的基本结构和分类的基本结构和分类(一一)基本结构基本结构输输入入电电路路与与门门阵阵列列或或门门阵阵列列输输出出电电路路输输入入或项或项输入项输入项积项积项输输出出1AAAAAAPLD的输入缓冲电路的输入缓冲电路(二二)分类分类1.按可编程情况分按可编程情况分分分 类类与阵列与阵列或阵列或阵列输出电路输出电路出现年代出现年代PROM固定固定可编程可编程固定固定70年代初年代初PLA可编程可编程可编程可编程固定固定70年代中年代中PAL可编程可编程固定固定固定固定70年代末年代末GAL可编程可编程固定固定可组态可组态80年代初年
2、代初（ispGAL）可编程可编程固定固定可组态可组态90年代初年代初(1)PROM 可编程只读存储器可编程只读存储器I2 I1 I0O2 O1 O 0与与阵列阵列(固定固定)或或阵列阵列(可编程可编程)缺点：缺点：只能实现标准只能实现标准 与或式与或式 芯片面积大芯片面积大 利用率低利用率低,不经济不经济用途：用途：存储器存储器 函数表函数表 显示译码电路显示译码电路(Programmable Read Only Memory）(2)PLA 可编程逻辑阵列可编程逻辑阵列I2 I1 I0O2 O1 O 0与与阵列阵列(可编程可编程)或或阵列阵列(可编程可编程)优点：优点：与阵列、或阵列与阵列、或
3、阵列 都可编程都可编程 能实现最简与或式能实现最简与或式 缺点：缺点：价格较高价格较高 门的利用率不高门的利用率不高(Programmable Logic Array)(3)PAL 可编程阵列逻辑可编程阵列逻辑I2 I1 I0O2 O1 O 0与与阵列阵列(可编程可编程)或或阵列阵列(固定固定)优点：优点：速度高速度高 价格低价格低 采用编程器现场采用编程器现场 编程编程 缺点：缺点：输出方式固定输出方式固定 一次编程一次编程(Programmable Array Logic)(4)GAL 通用阵列逻辑通用阵列逻辑I2 I1 I0O2 O1 O 0与与阵列阵列(可编程可编程)或或阵列阵列(固定
4、固定)优点：优点：具有具有 PAL 的功能的功能 采用逻辑宏单元采用逻辑宏单元 使输出自行组态使输出自行组态 功能更强，使用功能更强，使用 灵活，应用广泛灵活，应用广泛 (Generic Array Logic)2.按可编程和改写方法分按可编程和改写方法分PLD编程方式编程方式改写方法改写方法特点、用途特点、用途第一代第一代一次性掩模一次性掩模（厂家）（厂家）不能改写不能改写固定程序、数据、函固定程序、数据、函数表、字符发生器数表、字符发生器第二代第二代编程器编程器(用户用户)紫外光擦除紫外光擦除 先擦除，后编程先擦除，后编程第三代第三代编程器编程器(用户用户)电擦除电擦除擦除、编程同时进行擦
5、除、编程同时进行第四代第四代在系统可编程在系统可编程软件软件直接在目标系统或线直接在目标系统或线路板上编程路板上编程3.按组合、时序分按组合、时序分组合型组合型 PAL组合组合电路电路PROM、PLA时序时序电路电路时序型时序型 PALGAL(也可实现组合电路也可实现组合电路)二、二、PLD的基本原理的基本原理PROM的原理已在第三章介绍，不赘述的原理已在第三章介绍，不赘述(一一)PAL的基本原理的基本原理1.基本门阵列结构基本门阵列结构0 1 2 3 4 5 6 7 3101234567OI1输输 入入 项项第一乘积第一乘积项控制三项控制三态输出态输出可编程与阵列可编程与阵列固定或门固定或门
6、2.PAL的异步的异步I/O输出结构输出结构IOi1Ii0 13.PAL的寄存器输出结构的寄存器输出结构OiCPIiD QQOED 触发器的输出端引入反馈触发器的输出端引入反馈,能实现计数、移位等。能实现计数、移位等。4.组合型组合型 PAL0 1 2 3 4 5 6 7 3101234567O1I1IO2I2I3 (PAL 16L8)输入变量：输入变量：I1 I10，IO2 IO7 输出变量：输出变量：O1、IO2 IO7、O8 5.时序型时序型 PAL0 1 2 3 4 5 6 7 3101234567O2CPIO1I1I2 D QQ OECP 控制控制 6个个D 触发器接受相应或门输出触
7、发器接受相应或门输出Q 经缓冲反馈回与阵列，实现寄存功能。经缓冲反馈回与阵列，实现寄存功能。(二二)GAL的基本原理的基本原理 在在PAL结构的基础上，采用输出逻辑宏单元结结构的基础上，采用输出逻辑宏单元结构构成构构成GAL。输出逻辑宏单元输出逻辑宏单元 (OLMC Out Logic Cell)OLMC 有有 5 种种不同的不同的输出组态输出组态 5种输出组态由种输出组态由结构控制字结构控制字来决定来决定 通过通过编程编程对对GAL芯片内部的芯片内部的结构控制字寄存器结构控制字寄存器 进行设置进行设置1.输出逻辑宏单元输出逻辑宏单元 OLMCOECKI/O(n)01PTMUXDQQ01OMU
8、XFMUX10110100AC0AC1(n)11100100TSMUXCKOEXOR(n)接邻近单元接邻近单元输出输出I/O(m)VCCAC0AC1(n)AC1(m)接与接与阵列阵列0 1两个两个2选选1数据选择器数据选择器两两个个4选选1数数据据选选择择器器乘积项数乘积项数据选择器据选择器输出数据输出数据选择器选择器0组合输出组合输出1寄存器输出寄存器输出三态数据三态数据选择器选择器反馈数据反馈数据选择器选择器反馈反馈2.FMUX的输出与三个结构控制字的关系的输出与三个结构控制字的关系OEI/O(n)01PTMUXDQQ01OMUXFMUX10110100AC0AC1(n)CKOEXOR(n
9、)接邻近单元接邻近单元输出输出I/O(m)AC0AC1(n)AC1(m)AC0 AC1(n)AC1(m)FMUX的选择的选择 1 0 1 1 0 1 0 0 D 触发器的触发器的 Q本单元输出本单元输出 I/O(n)邻近单元输出邻近单元输出 I/O(m)地地 3.OLMC 的输出组态的输出组态SYN AC0 AC1(n)功功 能能 注注 0 1 0寄存器输出寄存器输出纯时序输出纯时序输出 0 1 1组合与寄存组合与寄存器输出器输出本宏单元为组合输出，一本宏单元为组合输出，一个以上宏单元寄存器输出个以上宏单元寄存器输出 1 0 0纯组合输出纯组合输出无内部反馈和使能控制无内部反馈和使能控制 1
10、0 1纯输入方式纯输入方式输入为输入为I/O(m)三态门禁止三态门禁止 1 1 1组合输出组合输出组合组合I/O 输出输出,乘积项乘积项P1控控制输出使能制输出使能4.GAL的主要特点的主要特点(1)通用性强通用性强 每一个每一个OLMC均可组态成组合或时序电路均可组态成组合或时序电路 输入引脚不够时可将输入引脚不够时可将OLMC组合成输入端组合成输入端 可构成较复杂的时序电路可构成较复杂的时序电路(2)100%可编程可编程 可重复擦写上百次甚至万次可重复擦写上百次甚至万次,PAL为一次编程为一次编程(3)100%可测试可测试(4)隐含成本低隐含成本低 与原始成本大致相同与原始成本大致相同5.几种常见的几种常见的GAL器件器件型型 号号与阵列规模与阵列规模(乘积项乘积项 输入项输入项)OLMC最大输出数最大输出数特特 点点GAL16V864 328普通型普通型GAL20V864 408普通型普通型isp GAL16Z864 328可擦写万次可擦写万次GAL39V1864 7810与、或阵列与、或阵列均可编程均可编程三、高密度可编程逻辑器件三、高密度可编程逻辑器件HDPLD（略）（略）四、四、PLD编程编程（略）（略）
