1、计算机组成与结构计算机组成与结构caicai22-1 数字电路的基本元件数字电路的基本元件 2-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础2-3 组合逻辑电路及其应用组合逻辑电路及其应用2-4 时序逻辑电路及其应用时序逻辑电路及其应用caicai3一、二极管的开关特性一、二极管的开关特性2-1 数字电路的基本元件数字电路的基本元件电流 iAKD正向压降正向压降VFVF：硅管为硅管为0.5-0.7 0.5-0.7 伏伏左右，左右，锗管为锗管为0.1-0.30.1-0.3伏伏左右。左右。caicai42-1 数字电路数字电路的基本元件的基本元件二、三极管的开关特性二、三极管的开关
2、特性eccaicai52-1 数字电路数字电路的基本元件的基本元件三、三、MOSMOS管的开关特性管的开关特性caicai62-1 数字电路数字电路的基本元件的基本元件四四、应用案例应用案例 P16 二极管应用二极管应用 MOS管应用管应用 三极管应用三极管应用 caicai72-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础一、基本逻辑门电路及基本逻辑运算一、基本逻辑门电路及基本逻辑运算逻辑常量：逻辑常量：逻辑常量只有两个，即逻辑常量只有两个，即0和和1，用来表示两个对立的，用来表示两个对立的逻辑状态。逻辑状态。逻辑变量：逻辑变量：逻辑变量一般用字母、数字及其组合来表示，其取逻
3、辑变量一般用字母、数字及其组合来表示，其取值只有两个，即值只有两个，即0和和1。逻辑运算：逻辑运算：对于逻辑常量和变量的操作，有与、或、非三种基对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。本逻辑运算。逻辑门：逻辑门：对逻辑常量和变量完成基本的逻辑运算的电路。对逻辑常量和变量完成基本的逻辑运算的电路。最基最基本的逻辑门电路是非门（反相器）、与门、或门三种。本的逻辑门电路是非门（反相器）、与门、或门三种。逻辑函数：逻辑函数：用于表达逻辑变量之间关系的代数式，使用与、或用于表达逻辑变量之间关系的代数式，使用与、或、非、非3种基本逻辑运算，可以构造出任何逻辑函数种基本逻辑运算，可以构造出任
4、何逻辑函数。逻辑代数：逻辑代数：逻辑代数是研究逻辑函数运算和化简的一种数学系逻辑代数是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分析、简化数字电路的数学工具。统，也是用来描述、分析、简化数字电路的数学工具。caicai82-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础1.非（非（NOT）门）门A AF F0 01 11 10 0c.逻辑表达式逻辑表达式a.三极管非门三极管非门b.逻辑门电路符号逻辑门电路符号d.真值表真值表0V5V1.在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有3种：种：逻辑逻辑 代数式、真值
5、表、电路图代数式、真值表、电路图。2.真值表：真值表：将所有输入变量的所有可能的取值组合，及其在此情况下输出将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。逻辑关系。caicai92-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础2.与（与（AND）门）门c.逻辑表达式逻辑表达式a.三极管与门三极管与门b.逻辑门电路符号逻辑门电路符号d.真值表真值表A AB BF F0 00 00 00 01 10 01 10 00 01 11 11 1
6、+VccFABcaicai102-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础3.或（或（OR）门）门c.逻辑表达式逻辑表达式a.三极管或门三极管或门b.逻辑门电路符号逻辑门电路符号d.真值表真值表BA+Vcc A AB BF F0 00 00 00 01 11 11 10 01 11 11 11 1FABFcaicai112-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础 其它方式实现的逻辑门电路其它方式实现的逻辑门电路FFFFABcaicai122-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础4.其它常用的逻辑门，均可以由与、或、非门组合而成。
7、其它常用的逻辑门，均可以由与、或、非门组合而成。（1）与非门（）与非门（NAND）a.逻辑门电路符号逻辑门电路符号c.真值表真值表A AB BF F0 00 01 10 01 11 11 10 01 11 11 10 0b.逻辑表达式逻辑表达式caicai132-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础（2）或非门（）或非门（NOR）a.逻辑门电路符号逻辑门电路符号c.真值表真值表b.逻辑表达式逻辑表达式A AB BF F0 00 01 10 01 10 01 10 00 01 11 10 0caicai142-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础（
8、3）异或门（）异或门（XOR）a.逻辑门电路符号逻辑门电路符号c.真值表真值表b.逻辑表达式逻辑表达式A AB BF F0 00 00 00 01 11 11 10 01 11 11 10 0caicai152-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础二、逻辑代数基本定律二、逻辑代数基本定律caicai162-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础三、逻辑函数的化简三、逻辑函数的化简v 在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相对应，因此对应，因此必须将逻辑表达式进行化简必须将逻辑表达式进行化简
9、，以，以减少实现它的减少实现它的电路所用元器件电路所用元器件。v 逻辑函数化简方法：公式化简法和卡诺图化简法。逻辑函数化简方法：公式化简法和卡诺图化简法。v 公式化简法公式化简法:直接利用逻辑代数的基本公式和规则进行化简。直接利用逻辑代数的基本公式和规则进行化简。caicai172-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础1.合并项法合并项法2.消去法消去法利用利用 消去多余因子消去多余因子（分配律）（分配律）（反演律）（反演律）（消去法）（消去法）（分配律、反演律）（分配律、反演律）【例【例】【例【例】【例【例】caicai182-2 基本逻辑门和布尔代数知识基础基本逻辑
10、门和布尔代数知识基础3.配项法配项法4.吸收法吸收法【例【例】【例【例】【例【例】利用利用 吸收多余项吸收多余项（吸收率）（吸收率）caicai192-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础四、逻辑设计举例：一位加法器的逻辑电路设计四、逻辑设计举例：一位加法器的逻辑电路设计v 加法器是计算机基本运算部件之一，是计算机中典型的组加法器是计算机基本运算部件之一，是计算机中典型的组合逻辑器件。合逻辑器件。v 设计过程设计过程（1 1）写出加法器逻辑的真值表；）写出加法器逻辑的真值表；（2 2）由真值表推导出对应的逻辑表达式；）由真值表推导出对应的逻辑表达式；（3 3）对逻辑表达
11、式进行简化，以便选用基本的逻辑门电路）对逻辑表达式进行简化，以便选用基本的逻辑门电路实现加法器。实现加法器。caicai202-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础1.半加器半加器仅考虑两个二进制数本身加减，不考虑高低位之间的进仅考虑两个二进制数本身加减，不考虑高低位之间的进位关系。位关系。输入输入 Xn、Yn ：加数：加数输出输出 Fn ：和：和（1）真值表）真值表Xn YnFn 0 0 0 1 1 0 1 10110（2）逻辑表达式）逻辑表达式（3）逻辑线路）逻辑线路波形图见波形图见P22 图图2.21caicai212-2 基本逻辑门和布尔代数知识基础基本逻辑门和
12、布尔代数知识基础2.全加器全加器考虑两个二进制数连同其考虑两个二进制数连同其高低位之间的进位关系。高低位之间的进位关系。输入输入 Xn、Yn：加数：加数 Cn-1：当前进位值：当前进位值输出输出 Fn：和：和 Cn：进位：进位（1）真值表）真值表（2）逻辑表达式）逻辑表达式XnYnCn-1FnCn0000000110010100110110010101011100111111caicai222-2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础（3）逻辑线路）逻辑线路FnCn-1YnXnCn用基本逻辑门电路实现的线路图见用基本逻辑门电路实现的线路图见P26一位全加器逻辑框图一位全加器
13、逻辑框图caicai232-3 组合逻辑电路及其应用组合逻辑电路及其应用计算机中使用的数字电路：计算机中使用的数字电路：vv组合逻辑电路：电路的输出仅决定于该电路当前输组合逻辑电路：电路的输出仅决定于该电路当前输入的状态，与电路以前的状态（以前的输入信入的状态，与电路以前的状态（以前的输入信 号或号或操作过程）无关，即无记忆功能。操作过程）无关，即无记忆功能。vv时序逻辑电路：含有触发器记忆功能的电路电路的时序逻辑电路：含有触发器记忆功能的电路电路的 输出状态不仅与当前输入信号的状输出状态不仅与当前输入信号的状 态有关，还态有关，还与电路以前的状态（以前的输入信号或操作过与电路以前的状态（以前
14、的输入信号或操作过 程）程）有关。有关。caicai242-3 组合逻辑电路及其应用组合逻辑电路及其应用v 在计算机在计算机CPUCPU设计中，组合电路通常被用来产生控设计中，组合电路通常被用来产生控制信号，它的输入可能是指令的操作码和状态信号，制信号，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存储器等的写入控制信号和而其输出则是寄存器、存储器等的写入控制信号和数据选择信号。数据选择信号。v 组合逻辑电路的设计步骤如下：组合逻辑电路的设计步骤如下：分析该逻辑电路的逻辑要求；分析该逻辑电路的逻辑要求；根据逻辑要求确定输入变量和输出变量；根据逻辑要求确定输入变量和输出变量；将输入输
15、出关系表示成真值表；将输入输出关系表示成真值表；根据真值表写出输出函数的逻辑表达式并化简；根据真值表写出输出函数的逻辑表达式并化简；画出逻辑电路。画出逻辑电路。caicai252-3 组合逻辑电路及其应用组合逻辑电路及其应用一、基本逻辑门一、基本逻辑门最基本的非门、与（非）门、或（非）门最基本的非门、与（非）门、或（非）门（P24）。a.74LS04 六反相器六反相器b.74LS00 四四2输入与非门输入与非门c.74LS08 四四2输入与门输入与门caicai262-3 组合逻辑电路及其应用组合逻辑电路及其应用二、三态门二、三态门 （0、1、高阻三态，作为总线接口）、高阻三态，作为总线接口）
16、(P25)c.74LS245a.74LS240 b.74LS244caicai27【例】三态门应用（总线驱动器）【例】三态门应用（总线驱动器）或或74LS373/273或或74LS245A19A0D15D0caicai282-3 组合逻辑电路及其应用组合逻辑电路及其应用三、数据选择器三、数据选择器 (P25)v 数据选择器也称多路开关。数据选择器也称多路开关。v 数据选择器是从数据选择器是从2 2n n个输入数据中选个输入数据中选择一个送到输出端，选择哪一个输择一个送到输出端，选择哪一个输入数据由入数据由n n位地址输入来选择决定。位地址输入来选择决定。a.74LS257引脚图引脚图b.74L
17、S257逻辑图逻辑图c.74LS257功能表功能表caicai292-3 组合逻辑电路及其应用组合逻辑电路及其应用四、译码器四、译码器v 译码器功能：把一组输入代码翻译成相应的控制电位，作译码器功能：把一组输入代码翻译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。为芯片的片选信号或其他操作控制信号。v 特点：特点：有有n n个输入变量，个输入变量，2 2n n条输出变量；条输出变量；输入信号的输入信号的2 2n n个编码对应于个编码对应于2 2n n条输出线输出：当输入为条输出线输出：当输入为某一编码时，对应仅有一根输出为某一编码时，对应仅有一根输出为“0”0”（或为（或为“1”1”
18、），），其余输出均为其余输出均为“1”1”（或为（或为“0”0”）。）。v 常用的译码器芯片：常用的译码器芯片：74LS13974LS139：双：双2 24 4译码器（译码器（n n2 2）74LS13874LS138：3 38 8译码器（译码器（n n3 3）caicai302-3 组合逻辑电路及其应用组合逻辑电路及其应用74LS138caicai3100000H01FFFH02000H03FFFH0E000H0FFFFH2-3 组合逻辑电路及其应用组合逻辑电路及其应用【例】【例】74LS138应用应用caicai322-3 组合逻辑电路及其应用组合逻辑电路及其应用【例】【例】74LS138
19、应用应用端口地址：端口地址：310H313HAEN8088系系统统总总线线caicai332-3 组合逻辑电路及其应用组合逻辑电路及其应用五、优先级编码器五、优先级编码器 (P26)功能：将功能：将2n个输入信号不同的组合状态，按预先个输入信号不同的组合状态，按预先规定的优先级，编码成规定的优先级，编码成n位输出信号。如用于中断位输出信号。如用于中断优先权的排序。优先权的排序。74LS148：8个输入信号、个输入信号、3个编码输出信号的优个编码输出信号的优先级编码器。先级编码器。caicai342-3 组合逻辑电路及其应用组合逻辑电路及其应用【例】若【例】若EI=0，输入为，输入为010011
20、01，则输出，则输出=？74LS148caicai352-4 时序逻辑电路及其应用时序逻辑电路及其应用一、基本一、基本R-S触发器触发器触发器是实现计算机中的记忆（存储）功能最常用的逻辑触发器是实现计算机中的记忆（存储）功能最常用的逻辑电路，用于暂存电路，用于暂存“0”和和“1”代码。代码。v触发操作：触发操作：S保持不变，保持不变，R 从从“1”状态变成状态变成“0”状态状态。1 1 1 01 0 1v限制条件：在写入数据期间，限制条件：在写入数据期间，数据应保持不变；数据应保持不变；R和和S不能同不能同时为时为“0”。R-S触发器触发器v特点：当特点：当A、B两个与非门的输入两个与非门的输
21、入R和和S均为高电平时，均为高电平时，电路的输出电路的输出Q和和 一定相反，在无外界作用时，电路保一定相反，在无外界作用时，电路保持此状态不变（记忆功能）。持此状态不变（记忆功能）。Qcaicai362-4 时序逻辑电路及其应用时序逻辑电路及其应用v 应用：单脉冲发生电路应用：单脉冲发生电路caicai372-4 时序逻辑电路及其应用时序逻辑电路及其应用v 锁存器（电平触发方式触发器）锁存器（电平触发方式触发器）l C C：时钟信号时钟信号l D D：数据输入信号数据输入信号l Q Q：输出信号，代表输出信号，代表触发器的状态触发器的状态，即储存了，即储存了0/10/1l Q Q：反相输出信号
22、反相输出信号caicai382-4 时序逻辑电路及其应用时序逻辑电路及其应用二、二、D型触发器型触发器011 11100 1101XX0110XX10QQDCPSDRDa.逻辑电路逻辑电路b.功能表功能表c.逻辑图逻辑图d.时序图时序图caicai392-4 时序逻辑电路及其应用时序逻辑电路及其应用v 1.74LS377三、寄存器三、寄存器GCPDQH Q0L LLL HH L Q0G引脚与功能表引脚与功能表操作：输入使能控制信号（引脚操作：输入使能控制信号（引脚1）为低电平，上升沿触发）为低电平，上升沿触发应用：地址寄存器、指令寄存器应用：地址寄存器、指令寄存器caicai402-4 时序逻
23、辑电路及其应用时序逻辑电路及其应用v 2.74LS374 具有三态输出的具有三态输出的8D触发器触发器输出控制输出控制CPDQL H HL LLLL Q0H Z引脚引脚1为输出使能控制端，低为输出使能控制端，低电平有效，否则输出高阻态。电平有效，否则输出高阻态。上升沿触发上升沿触发应用：总线驱动寄存器应用：总线驱动寄存器caicai412-4 时序逻辑电路及其应用时序逻辑电路及其应用v 3.74LS273 具有输出清零的具有输出清零的8D触发器触发器引脚引脚1为清零控制信号，低电为清零控制信号，低电平使触发器输出清零。平使触发器输出清零。上升沿触发上升沿触发应用：要求器件具有清应用：要求器件具
24、有清“0”功能的场合。（如上电、复位功能的场合。（如上电、复位时清零）时清零）清除清除CPDQL LH HHH LLHL Q0 caicai422-4 时序逻辑电路及其应用时序逻辑电路及其应用v 4.74LS373 具有三态输出的具有三态输出的8D锁存器锁存器 引脚引脚1为输出控制端，低电平为输出控制端，低电平有效，否则输出高阻态。有效，否则输出高阻态。引脚引脚11为允许控制为允许控制 高电平输出高电平输出 应用：总线驱动寄存器应用：总线驱动寄存器输出控制输出控制CPDQLHH HLHLLLL Q0H Zcaicai43【例】锁存器【例】锁存器74LS373应用（地址锁存器）应用（地址锁存器）
25、或或74LS373/273或或74LS245A19A0D15D0caicai442-4 时序逻辑电路及其应用时序逻辑电路及其应用四、计数器四、计数器 *v 74LS161 可预置初值可预置初值4位二进制同步计数器位二进制同步计数器预置数据输入预置数据输入数据输出数据输出串行串行进位进位清除清除预置预置允许允许P允许允许T时钟时钟状态图状态图引脚图引脚图逻辑图逻辑图caicai452-4 时序逻辑电路及其应用时序逻辑电路及其应用v 工作模式工作模式caicai462-4 时序逻辑电路及其应用时序逻辑电路及其应用v 工作时序工作时序 输出清零输出清零预置初值预置初值12计数计数13、14、15、0
26、、1、2 禁止禁止caicai472-4 时序逻辑电路及其应用时序逻辑电路及其应用v 应用应用 1.同步二进制加法计数同步二进制加法计数 caicai482-4 时序逻辑电路及其应用时序逻辑电路及其应用2.2.构成构成1616以内的任意进制加法计数器以内的任意进制加法计数器 设计思想：利用脉冲反馈法 用S0，S1，S2，SMSN表示输入0，1，2，N个计数脉冲CP时计数器的状态。SM可以为S0，但需小于SN。对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SMSN-1计数。对于同步置数：在
27、输入第N1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态SM，从而实现SMSN-1计数。caicai49异步置异步置0 0 同步并行置数同步并行置数 PEPE2-4 时序逻辑电路及其应用时序逻辑电路及其应用 74LS161 74LS161的置数功能：的置数功能：反馈信号的拾取反馈信号的拾取可利用与非门拾取状态SN或SN1可利用进位输出TC拾取状态1111caicai502-4 时序逻辑电路及其应用时序逻辑电路及其应用十进制计数器的计数状态顺序表 电路举例（以十进制计数器为例）电路举例（以十进制计数器为例）c
28、aicai512-4 时序逻辑电路及其应用时序逻辑电路及其应用v 改变改变D3 D2 D1 D0的状态，可以实现其它进制计数。的状态，可以实现其它进制计数。令令D3 D2 D1 D00110 利用进位输出TC拾取状态1111 实现十进制计数实现十进制计数（0110到到1111）【例【例】caicai522-4 时序逻辑电路及其应用时序逻辑电路及其应用【例】用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号，改变与非门的输入信号，可以实现其它进制计数。可以实现其它进制计数。令令D3 D2 D1 D00000 利用与非门拾取状态1001可实现从可实现从0开始计数的十进制计数开始计
29、数的十进制计数（0000到到1001）caicai532-4 时序逻辑电路及其应用时序逻辑电路及其应用（3）利用多片74LS161实现大容量计数 用级联法 计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。同步计数器实现的方法：低位的进位信号高位的保持功能控制端（相当于触发器的T端）有进位时，高位计数功能CET 1；无进位时，高位保持功能CET 0。caicai542-4 时序逻辑电路及其应用时序逻辑电路及其应用【例】用两片【例】用两片74LS16174LS161级联成级联成16161616进制同步加法计数器进制同步加法计数器 低位片高位片在计到1111以前，TC10，高位片保持原状态不变在计到1111时，TC11，高位片在下一个CP加一caicai552-4 时序逻辑电路及其应用时序逻辑电路及其应用【例】用两片【例】用两片74LS16174LS161级联成五十进制计数器级联成五十进制计数器 00100011实现从0000 0000到0011 0001的50进制计数器十进制数50对应的二进制数为0011 0010 用脉冲反馈法用脉冲反馈法
